案各自的优缺点进行比较，从而确定选择其中一种较优方案，实现在熟练应用集成计数器的前提下运用层次化的设计方法进行逻辑设计。定义和规定各个模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设计，最后将设计好的模块组合调试，并最终在EWB下仿真通过。
【 关键词】数字钟，EWB，74LS160，74LS138，总线，三态门，子电路
【实验原理】所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能
达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹，星期显示等功能。
一方案选择
方案一、采用异步电路，数据选择器
将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换，电路框图如下：
切换 闹钟 小时 分钟 显示 秒钟 1Hz脉冲信号
控制
该方案的优点是模块内部简单，基本不需要额外的电路，但缺点也很明显，该方案结构不清晰，模块间关系混乱，模块外还需使用较多门电路，不利于功能扩充，且使用了异步电路，计数在59的时候，高一级马上进位，故本次设计不采用此方案。
方案二、采用同步电路，总线结构
时钟信号分别加到各个模块，各个模块功能相对独立，框图如下：
显示总线 闹钟 显示 小时 分钟 秒钟 1Hz信号 控制 控制总线
该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，本次设计采用此方案。
综上所述，本次设计采用方案二。秒计数和分计数为60进制，时计数为24进制，为了简化设计，秒和分计数采用同一单元。控制模块有两部分，一为实现调整切换，二为实现显示切换。
二、模块组成与分析
1、 60进制模块（电路图中模块名称为60count，下同。）
实现同步60进制计数，可调整 电源 时钟信号输入 进位输入 进位输出 显示输出 闹钟比较信号输出 整点报时信号输出 调整使能端 显示使能端 调整信号输入 5V 接1000Hz的信号源 接秒的进位信号，实现秒功能时，接低电平。 秒模块接分模块，分模块接时模块 接到显示总线，能闪烁 接到闹钟，秒模块悬空 接到响铃，实现3短1长响铃 入0有效，有效时，显示信号输出，同时屏蔽进位输入和进位输出，允许调整信号输入。 入0有效
2、 24进制模块（24count）
实现同步24进制计数，可调整
电源，时钟信号 进位输入 进位输出 显示输出 闹钟比较信号输出 同上 接分的进位信号 秒模块接分模块，分模块接时模块 同上 接到闹钟 调整使能端，显示使同上 能端，调整信号输入
3、 星期模块（7count）
实现同步7进制计数，可调整
电源，时钟信号 进位输入 显示输出 同上 接小时的进位信号 接灯显示星期 调整使能端，显示使同上 能端，调整信号输入
4、 闹钟模块（60clock，24clock）
实现可与时钟比较，并输出闹铃信号，可调整 电源，时钟信号 闹钟比较信号输入 显示输出 闹铃输出 同上 秒模块接分模块，分模块接时模块 同上 接到蜂鸣器 调整使能端，显示使同上 能端，调整信号输入
5、 控制模块（fun，func）
管理总线资源，对各个模块输出控制信号 电源 调整切换信号 调整信号 显示切换信号 控制信号输出 5v VCC 接各个需要调整的模块 接到各个需要调整的模块 接到各个需要共享显示总线的模块 接到各个模块，有且只能有1个为0 至此，本阶段就结束了。在上面的接口定义中，也可以发现，各个模块的独立性是很强的，这样的结构使得以后的扩展很容易。
三、模块设计中的元器件选择
在上一阶段进行总体设计完成后，现在就可以分开独立的完成各个功能模块了。本阶段主要问题在于计数器的设计，计数部分需要24进制和60进制计数器，控制部分需要循环计数器。由于标准集成计数器没有所需进制，需要编程实现。
首先，需要选择使用集成芯片，总体思路是在满足所需功能前提下，能是电路尽可能简单。有以下方案：
a) 采用74160
该芯片管脚及功能表如图所示：74160为异步复位，同步置数，ENP，ENT同时为一时才可以计时，其中之一为高电平时，则保持。RCO产生进位信号。74160相对于其他芯片来说，功能较少，使用简单，但是也因功能简单导致在实现数字钟的某些特定功能时需要加入比较多的附加电路。如74160没有减计数的功能，须寻求其他方法来解决，设计较复杂。，由于不准备设计减计数，在功能能满足要求的前提下，该芯片使用简单，适合此次设计。
b) 采用74190
芯片管脚图及真值表如图所示：可知，74190上升沿触发，由U/D’控制加减计数，有异步置数段ＬＯＡＤ，没有复位端，ＲＣＯ输出低电平的进位或借位信号，ＭＡＸ／ＭＩＮ在为９或０时输出高电平，ＣＴＥＮ高电平时保持。74190的功能相当强，但也因此使用复杂，不利于电路的简化，且该芯片没有复位端，不利于某些功能的实现。由于本次设计不使用加减计数，该芯片有较多多余功能，不采用。
c) 采用74192
管脚图和真值表如图所示：可知，74192上升沿触发，由ＵＰ，ＤＯＷＮ两管脚控制加减计数，有异步置数端ＬＯＡＲ和异步复位端ＣＬＲ，ＢＯ’和ＣＯ’分别输出高电平表示加进位和减进位。74192功能可以完成本次设计目标，但如果不设计减计数的话则有许多多余管脚，使用复杂，基于简单原则，本设计不采用。
综上所述，本次设计采用74160作为主要芯片。 本次设计还要使用循环计数器，采用74160与74138构成。 74138的管脚图和真值表如图：输出信号中只有一条为低电平，其余为高电平，与74160组合使用后，可产生满足要求的控制信号。 至此，可以根据总体设计中对子模块的定义，对各个模块进行单独设计了。设计过程中可对单个模块进行调试，调试通
过后，打包成模块（子电路），方便以后使用。
四、测试报告
测试方法：在电路输出端连接一个Logic Analyzer,运行程序出现波形，从波形中可以看出输出端的变化与理论所需的进行比较可观察出是否显示正常
1、秒钟与分钟的测试显示如下
秒钟与分钟都是六十进制，上图波形显示与之相符所以： 测试正常
2、小时的测试显示如下
小时是24进制显示，上图波形显示与之相符所以： 测试正常
3、星期测试显示如下
星期是7进制，上图显示波形与之相符所以： 显示正常
五、设计中遇到的故障及解决办法
1. 在分开设计时，秒、分、时都能顺利进行，但连接到一起后出现跳转失常现象，则此时
需要设计调整跳转条件
2. 在设计分钟与小时的时间调整时，出现开关设计正确但无法调整的情况，此时需要检查
各线路连接是否出现断点
3. 本设计由于其接线较多，需要小心谨慎才能防止不必要的错误出现
六、心得体会
设计之初没有一点信心，感觉设计复杂没有一丝头绪，但是后来结合所学的数字电子技术知识，并且与同学进行交流开始逐步构想、设计、运行检测。现将心得体会总结如下：
1. 开始设计之前必须有一个整体的构想，考虑周到，由于接线较多一旦出现错误较难
发现和改正，这样可以避免后期调试时出现较少的问题。
2. 列出几个方案进行比较选出最简单易行的方案，并进行理论上的排检 3. 在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此
基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多。 4. 电路连接尽量整洁有序，使各项功能的连接一目了然，方便查看及排查故障
5. 很多难点的突破都来自于与同学的交流，交流使自己获得更多信息，开拓了思路，
因此要重视与别人的交流。 6. 应该有较好的理论基础，整个实验都是在理论的指导下完成了，设计过程中使用了
许多理论课上学的内容，如真值表、卡诺图等。本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。
总体来说，本设计要求有耐心和细心，有效结合了理论与实践，将我们所学的书本知识，运
用于实践，培养了我们发现和解决问题的能力。 【参考文献】
[1] EWB5.0 自带帮助文档
[2] 清华大学教研组编，阎石主编：《数字电子技术基础》（第四版），北京， 高等教育
出版社 ，2004年
因篇幅问题不能全部显示，请点此查看更多更全内容