简单数字电子钟的设计实验报告

学生姓名： 所在班级： 指导教师：

记分及评价：

报告满分 3分 得 分

一、实验名称

实验1-3：简单数字电子钟的设计（原理图输入设计方法）

二、任务及要求

【基本部分】

1、 在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采

用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。要求具备使能功能和异步清零功能，设计完成后封装成一个元件。

2、 同1，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，

完成一个60进制同步计数器的设计，并进行时序仿真。要求具备使能功能和异步清零功能，设计完成后封装成一个元件。

3、 利用1和2所设计的60进制计数器和24进制计数器元件，采用同步的方式设计一

个简单的数字电子钟并进行时序仿真，要求具有时分秒功能显示功能、使能功能和异步清零功能。

4、 由于实验箱数码管采用的动态扫描方式，本实验暂时只要求仿真，硬件验证到实验

7再完成。 【发挥部分】

1、 思考：采用反馈清零法设计的计数器与反馈置数法有何不同？请用实例进行仿真。 2、 如何实现电子钟时分秒连续可调的功能？

三、原理图

二十四进制原理图

六十进制原理图

数字电子钟原理图

四、仿真及结果分析 24进制时序仿真图

24进制计数器采用的是两片74160集成块，利用同步置数原理，在第23个脉冲的时候跳转为零。这时个位计数器g3到g0的数值时0011，十位计数器的s3到s0的数值时0010。另外，使能断也应接入到与非门的中，与非门的作用是防止受干扰发生误写。

60进制时序仿真图

60进制计数器采用的是两片74160集成块，利用同步置数原理，在第59个脉冲的时

候跳转为零。这时个位计数器g3到g0的数值时1001，十位计数器的s3到s0的数值时0101。另外，使能断也应接入到与非门的中，与非门的作用是防止受干扰发生误写。

电子时钟时序仿真图

电子时钟计数器采用的是两片60进制的计数器与一片24进制的计数器组成的，连接到一起就可以组成电子时钟计数器，要注意的是如果前面的24进制计数器与60进制计数器的使能短没接入与非门的话，可能会时钟脉冲的波形不是严格的按要求翻转。

五、小结

这次实验课，让我们更加了解了集成块74160的结构，学会使用集成块组成任意进制计数器。使用74160构成计数器时，应该注意使能端的使用、时钟脉冲信号多少，那些会影响仿真波形，但是，如果时钟脉冲多了的话，仿真波形就会在不该跳转的时候跳转。 实验中出现了很多问题，从发现错误到解决问题中自己学到了许多，明白了学习要善于思考，这样才能把自己的才能激发出来。这次的实验让我对学习EDA更加感兴趣，也增加我对这本课程的了解。