数字电路模拟试题

数字电路模拟试题-()

《数字逻辑分析与设计》模拟试题

一、 单项选择题

1. 只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（ ）。

A. 高电平触发器 B.下降沿触发器 C. 低电平触发器 D. 上升沿触发器

2. 下列电路中，属于时序逻辑电路的是( )

A. 编码器 B. 译码器 C. 数值比较器 D. 计数器

3. 若将一个TTL与非门（设输入端为A、B）当作反相

器使用，则A、B端应如何连接（ ） A. A、B两端并联使用 B. A或B中有一个接低电平0 C. 不能实现

4. 在二进制译码器中，若输入有5位二进制代码，则输出有（ ）个信号。

A. 32 B. 16 C. 8 D. 4 5. 同步RS触发器的“同步”时指( ) A. RS两个信号同步 B. Qn+1与S同步 C. Qn+1与R同步 D. Qn+1与CP同步 6. 不是最小项ABCD逻辑相邻的最小项是( )

2

A. ABCD B. ABCD C. ABCD D. ABCD 7. 与ABC相等的为（ ） A.

A•B•C B.

A•B•C C.

ABC

8. 测得某逻辑门输入A、B和输出F的波形如图1所示，则F(A，B)的表达式是（ ）

A. F=AB B. F=A+B C.FAB D.FAB

图1

9. 某逻辑函数的真值表见表1，则F的逻辑表达式是（ ）。 A. B. C. D.

10. 要实现（ ）。

3 FABAC

表1 A B C 0 0 1 0 1 Qn1QnFABBCFABACF FABAC，JK触发器的J、K取值应为

A J=K=0 B J=K=1 C J=0 K=1

11. 可以用来实现并/串转换和串/并转换的器件是( )

A. 计数器 B. 全加器 C. 移位寄存器 D. 存储器

12. 下列触发器中没有计数功能的是（ ） A. RS触发器 B. T触发器 C. JK触发器 D. Tˊ触发器

13. 某逻辑电路输入A、B和输出Y的波形如图2所示，则此电路实现的逻辑功能是（ ）

A. 与非 B. 或非 C. 异或

D. 异或非

图2

14. 若两个逻辑函数相等，则它们必然相同的是（ ）

A. 真值表 B. 逻辑表达式 C. 逻辑图 D. 电路图

15. 能将输入信号转变成二进制代码的电路称为（ ）

4

A. 译码器 B. 编码器 C. 数据选择器 D. 数据分配器

二、 填空题

1. 完成下列数制之间的转换（25.25）＝（ ）

102＝（ ）

82. 十进制数7对应的8421码为 ，对应的余3码为 。

3. 用反演规则求出逻辑函数F(A+BC) D+(A+B)CD的反函数

F = 。

4. 用公式法化简FABC+ABC+BC = 。 5. 三态逻辑门，简称TSL门，该门的输出有三种状态，分

别

为 、 、 。 6. 半导体数码显示器的内部接法有两种形式：共 接法和共 接法。

7. 数字电路按照是否有记忆功能通常可分为两类： 、 。 8.集电极开路门（OC门）能够实现的功能

为 ， ， 。

9. 图3中图形符号依次表示 、 逻辑运算。

5

图3

状态。

11. 逻辑代数有 、 和逻辑非三种基本运算。

12. 如果输入与输出的关系是\"有0出1，全1出0\"，这是

逻辑运算。

13. 一个三位二进制译码器的输入线应有 根，输出线最多有 根。

14. 常用的集成触发器按功能可分为RS触发

器、 、 、 和T触发器。 15. 若要存储5位2进制数，需要 个触发器。

三、 简答题

10. 数字电路中的三极管一般工作在 或

逻辑运算。\"全0出0，有1出1\"，这是

1. 组合逻辑电路与时序逻辑电路有何区别?

2. 同步时序逻辑电路与异步时序电路有何区别?

3.

4-2线编码器往往省略0输入线，这是为什么？

6

实验时只有74LS112双JK触发器，怎么将其转换为T触发器使用？

4.

5. 试给出常用的两种实现组合逻辑函数的常用电路？

四、 分析题

1. 用卡诺图化简函数F(A,B,C,D)=∑(0，7，9，11) +∑d (3，5，15)。

2. 如图4是一片4选1数据选择器实现F(A,B,C)函数，

试写出F表达式，并转换成标准与或式。

图4

7

3. 写出如图5所示组合逻辑电路的表达式，列出真值表。

图5

4. 由四位二进制计数器74161及门电路组成的时序电路如图6所示。要求画出状态转换图，说明电路为几进制计数器。

&1CPPTCPQ0Q1Q2Q3QCCLDD31Cr174161D00D10D20

图6

8

五、 作图题（9分）

1. JK触发器的CP，J, K端分别加上如图7所示的波形时，试画出Q端的输出波形。设初始状态为0。

JCPK1J C1 1K QQ

CPJK

图7

2. 基本R-S触发器的电路如图8所示，根据输入波形画出对应的输出Q波形。

图8

3. 画出图9所示电路的Q0、Q1的输出波形，假设初始状态皆为0。

9

图9

六、 设计题（30分）

1. 设计一多数表决电路，要求A、B、C三人中只要有两人以上（包括两人）同意，则决议就能通过，但A还有决定权，即只要A同意，即使其他人不同意也能通过。假设同意用高电平“1”表示，不同意用低电平“0”表示；通过用高电平“1”表示，不通过用低电平“0”表示，输出结果用变量F表示。试求：

（1）列出真值表并写出输出的逻辑函数表达式； （2）化简输出逻辑函数，用与非门实现设计并画出电路图。

10

2. 试用八选一数据选择器74151实现逻辑函数F=∑(1，3，5，6)，要求写出分析过程，画出逻辑电路图。

3. 采用集成译码器74LS138和必要的门电路实现逻辑函数功能

F（A，B，C，D）=m1+m5+m9，要求写出分析过程，给出连接线路图。

11

4. 设计一个101串行序列检测电路，当电路检测到输入连续出现101时输出为1，否则为0.画出状态转移图和逻辑电路图。

5. 试用计数器74LS161和八选一数据选择器74LS151构成序列信号发生器，产生一个8位的序列信号00010111，画出连接线路图。

12

6. 用74LS161设计一个实现模8的记数器，并且用7段字型数码管显示记数结果。要求写出分析设计过程及结果，画出逻辑电路图。

(提示：74LS48为译码器，主要完成BCD码到7段字型数码管的译码。)

13

7. 使用触发器设计一个7进制减法计数器，给出时钟方程、驱动方程、状态方程以及输出方程，画出逻辑电路图。

14