VHDL进行数字系统设计的优点—38~40

东北大学硕士擘位论文第四幸ＥＤＡ技术和可缟程逻辑器件仿真全部通过为止。有效利用仿真工具及仿真手段可以极大地缩短系统的调试时间［３０１。４．４ＶＨＤＬ语言及数字系统设计方法可编程逻辑器件和ＥＤＡ技术给今天的硬件系统设计者提供了强有力的工具，使得数字系统的设计方法发生了质的变化，基于硬件描述语言的设计方法正在成为数字系统设计的主流。同时，数字系统的设计方法也由过去的那种由集成电路厂家提供通用芯片，整机系统用户采用这些芯片组成电子系统的“Ｂｏｔｔｏｍ－ｕｐ”（自底向上）设计方法改变为一种新的“Ｔｏｐ－ｄｏｗｎ”（自顶向下）设计方法【３ｌｌ。４．４．１ＶＨＤＬ语言简介ＨｉｇｈＳｐｅｅｄＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔＨａｒｄｗａｒｅＤｅｓｃｒｉｐｔｉｏｎ硬件描述语言ＶＨＤＬ（ＶｅｒｙＬａｎｇｕａｇｅ）是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式．与传统的门级描述方式相比，它更适合于大规模集成电路系统的设计。ＶＨＤＬ一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次，支持结构、数据流、行为三种描述形式的混合描述，因此ＶＨＤＬ几乎覆盖了以往各种硬件描述语言的功能。通常整个自项向下或自底向上的电路设计过程都可以用ＶＨＤＬ来完成。ＶＨＤＬ主要用于描述数字系统的结构、行为、功能和接口，非常适用于可编程逻辑芯片的应用设计。与其它的ＨＤＬ相比，ＶＨＤＬ具有更强大的行为描述能力，从而决定了它称为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。ＶＩ＇ＩＤＬ语言在硬件设计领域的作用将与Ｃ和Ｃ．Ｈ在软件设计领域的作用一样，在大规模数字系统的设计中，它将逐步取代如逻辑状态表和逻辑电路图等级别较低的繁琐的硬件描述方法，而成为主要的硬件描述工具，它将成为数字系统设计领域中所有技术人员必须掌握的一种语言。ＶＨＤＬ和可编程逻辑器件的结合作为一种强有力的设计方式，将为设计者的产品上市带来创纪录的速度【３２】【３３１。４．４．２ＶＨＤＬ语言进行数字系统设计的优点利用ＶＨＤＬ语言设计数字系统硬件电路，与传统的数字系统硬件设计方法相比，具有以下优点：一３８—东北大学硕士学位论文第四章ＥＤＡ技术和可编程逻辑嚣件（１）采用自顶向下（ＴｏＰ．ＤＯＷＮ）设计方法自顶向下是指从系统总体要求出发，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后利用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是ＦＰＧＡ电路或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这一方面有利于早期发现结构设计上的失误，避免设计工作的浪费，同时减少了逻辑功能仿真的工作量，提高了设计的一次成功率。（２）电路设计更趋合理硬件设计人员在设计硬件电路时使用ＰＬＤ器件，就可以自行设计所需的专用功能模块，而不被通用元器件所限制，从而使电路设计更趋合理，其体积和功耗也可大为减小。（３）降低硬件电路设计难度在使用ＶＨＤＬ语言设计硬件电路时，可以免除编写逻辑表达式或真值表的过程，使得设计难度大大下降，从而也缩短了设计周期。（４）主要设计文件是用Ｖｔ－ＩＤＬ语言编写的源程序在传统的硬件电路设计中，最后形成的主要文件是电路原理图，而采用ＶＨＤＬ语言设计系统硬件电路时主要的设计文件是ＶＨＤＬ语言编写的源程序。如果需要也可以转化成电路原理图输出。用ＶＨＤＬ语言编写的源程序作为归档文件有很多好处：资料量小，便于保存，可继承性好，阅读方便。（５）ＶＨＤＬ语言可以与工艺无关编程在用ＶＨＤＬ语言设计系统硬件时，没有嵌入与工艺有关的信息，其综合生成的是一种标准的电子设计互换格式文件，它独立于采用的实现工艺。有关工艺参数的描述叫。通过ＶＨＤＬ语言提供的属性包括进去，然后利用／ｆｉ同Ｊ家的布局布线工具，使设计映射成不同工艺，在不同的芯片上实现。这使得工程师在功能设计、编辑、验证阶段，可以不必过多地考虑工艺实现的具体细节。（６）方便ＡＳＩＣ移植ＶＨＤＬ语言的效率之一，就是如果你的设计是被综合到一个ＦＰＧＡ或ＣＰＬＤ的话，则可以使你设计的产品以最快的速度上市。当产品的产量达到相当的数量时，采用ＶＨＤＬ进行的设计很容易转换成专用集成电路来实现，仅仅需要更换不同的库重新进行综合就可以．由于ＶＩ＇Ｋ）Ｌ是一个成熟的硬件描述语言，可以确保ＡＳＩＣ厂商交付优良品一３９—东北大学硕士学位论文第四章ＥＤＡ技术和可编程逻辑器件质的器件产品。此外，由于工艺技术的进步，需要采用更先进的工艺时，仍可以采用原来的ＶＩ－ＩＤＬ代码。所以本文采用ＶＨＤＬ语言实现此数字系统的设计。一４０一