*CN103198883A*
(10)申请公布号(10)申请公布号 CN 103198883 A(43)申请公布日 2013.07.10
(12)发明专利申请
(21)申请号 201310000667.7(22)申请日 2013.01.04(30)优先权数据
2012-000736 2012.01.05 JP(71)申请人日东电工株式会社
地址日本大阪府
(72)发明人藤野望 鹰尾宽行 石桥邦昭(74)专利代理机构北京林达刘知识产权代理事
务所(普通合伙) 11277
代理人刘新宇 李茂家(51)Int.Cl.
H01B 5/14(2006.01)H01B 13/00(2006.01)G06F 3/044(2006.01)
权利要求书1页 说明书5页 附图3页权利要求书1页 说明书5页 附图3页
(54)发明名称
导电性膜及导电性膜卷(57)摘要
本发明涉及一种导电性膜及导电性膜卷。提供一种导电性膜，所述导电性膜在卷成卷状时邻接的膜没有压接而能够维持高品质。导电性膜（1）具备膜基材（2），形成在该膜基材的一侧的透明导电体层（3），形成在透明导电体层（3）的与膜基材（2）相反侧的铜层（4），形成在膜基材（2）的另一侧的透明导电体层（5），形成在透明导电体层（5）的与膜基材（2）相反侧的铜层（6），形成在铜层（4）的与透明导电体层（3）相反侧、含有氧化亚铜的厚度为1nm～15nm的氧化被膜层（7）。
CN 103198883 ACN 103198883 A
权 利 要 求 书
1/1页
1.一种导电性膜，其特征在于，所述导电性膜具备：膜基材，
形成在所述膜基材的一侧的第1透明导电体层，
形成在所述第1透明导电体层的与所述膜基材相反侧的第1铜层，形成在所述膜基材的另一侧的第2透明导电体层，
形成在所述第2透明导电体层的与所述膜基材相反侧的第2铜层，形成在所述第1铜层的与所述第1透明导电体层相反侧、含有氧化亚铜的厚度为1nm～15nm的第1氧化被膜层。
2.如权利要求1所述的导电性膜，其特征在于，所述第1氧化被膜层的厚度为1.0nm～8.0nm。
3.如权利要求1所述的导电性膜，其特征在于，所述第1氧化被膜层由含有50重量％以上的氧化亚铜、并且含有铜、氧化铜、碳酸铜以及氢氧化铜的组合物构成。
4.如权利要求1所述的导电性膜，其特征在于，所述第1氧化被膜层实质上仅由氧化亚铜构成。
5.如权利要求1所述的导电性膜，其特征在于，所述导电性膜还具有形成于所述第2铜层、含有氧化亚铜的厚度为1nm～15nm的第2氧化被膜层。
6.一种导电性膜卷，其特征在于，所述导电性膜卷是将权利要求1～5中的任一项所述的导电性膜卷成卷状而构成的。
2
CN 103198883 A
说 明 书导电性膜及导电性膜卷
1/5页
技术领域
本发明涉及适用于能够通过手指或触控笔（stylus pen）等的接触而输入信息的
输入显示装置等的导电性膜及导电性膜卷。
[0001]
背景技术
目前，已知一种导电性膜，该导电性膜具备形成在膜基材的两面的透明导电体层
和形成在各透明导电体层的表面的金属层（专利文献1）。将这样的导电性膜用于例如接触式传感器时，对金属层进行加工，在接触输入区域的外缘部形成引导布线，从而能够实现窄边框化。
[0003] 现有技术文献[0004] 专利文献[0005] 专利文献1：日本特开2011-060146号公报
[0002]
发明内容
但是，上述现有的导电性膜存在将该膜卷成卷状时邻接的膜彼此压接的问题。如果将压接的膜彼此剥离，则有时损伤膜内的透明导电体层，可能导致品质降低。
[0007] 本发明的目的在于提供将导电性膜卷成卷状时邻接的膜不压接而能够维持高品质的导电性膜及导电性膜卷。[0008] 为了实现上述目的，本发明的导电性膜具备：膜基材，形成在上述膜基材的一侧的第1透明导电体层，形成在上述第1透明导电体层的与上述膜基材相反侧的第1铜层，形成在上述膜基材的另一侧的第2透明导电体层，形成在上述第2透明导电体层的与上述膜基材相反侧的第2铜层，形成在上述第1铜层的与上述第1透明导电体层相反侧、含有氧化亚铜的厚度为1nm～15nm的第1氧化被膜层。
[0009] 优选上述第1氧化被膜层的厚度为1.0nm～8.0nm。[0010] 另外，优选上述第1氧化被膜层由含有50重量％以上的氧化亚铜、并且含有铜、氧化铜、碳酸铜及氢氧化铜的组合物构成。更优选上述第1氧化被膜层实质上仅由氧化亚铜构成。
[0011] 上述导电性膜优选还具有形成于上述第2铜层、含有氧化亚铜的厚度为1nm～15nm的第2氧化被膜层。[0012] 另外，为了实现上述目的，本发明的导电性膜卷的特征在于，将上述导电性膜卷成卷状而构成。
[0013] 根据本发明，第1氧化被膜层形成在第1铜层的与第1透明导电体层相反侧。从而，将本导电性膜卷成卷状时，因为第1铜层和第2铜层之间存在第1氧化被膜层，所以能够抑制第1铜层和第2铜层的金属键合。另外，因为使含有氧化亚铜的第1氧化被膜层的厚度为1nm～15nm，从而邻接的膜彼此不压接，所以不会损伤第1透明导电体层，能够维持高品质。
[0006]
3
CN 103198883 A[0014]
说 明 书
2/5页
另外，因为第1氧化被膜层的厚度为1.0nm～8.0nm，所以能够确实地防止邻接的
膜彼此的压接。[0015] 进而，因为第1氧化被膜层由含有50重量％以上的氧化亚铜、并且含有铜、氧化铜、碳酸铜及氢氧化铜的组合物构成，所以能够确实地防止邻接的膜彼此压接。附图说明
[0016]
图1是概略地表示将本发明实施方式的导电性膜卷成的导电性膜卷的构成的侧图2是表示图1的导电性膜的变形例的部分放大图。
图3是表示图1的导电性膜卷的变形例的侧视图。符号说明1 导电性膜2 膜基材
3 透明导电体层4 铜层
5 透明导电体层6 铜层
7 氧化被膜层8，8’导电性膜卷9，9’巻芯
视图。
[0017] [0018] [0019] [0020] [0021] [0022] [0023] [0024] [0025] [0026] [0027] [0028] [0029]
10，20 导电性膜
[0030] 11 氧化被膜层
具体实施方式
[0031] 以下参照附图详细说明本发明的实施方式。
[0032] 图1是概略地表示将本实施方式的导电性膜卷成的导电性膜卷的构成的侧视图。应予说明，图1中的各层的厚度表示它的一例，本发明的导电性膜中的各层的厚度不限定于图1的厚度。
[0033] 如图1所示，本发明的导电性膜1具备膜基材2，形成在该膜基材的一侧的透明导电体层（第1透明导电体层）3，形成在透明导电体层3的与膜基材2相反侧的铜层（第1铜层）4，形成在膜基材2的另一侧的透明导电体层（第2透明导电体层）5，形成在透明导电体层5的与膜基材2相反侧的铜层（第2铜层）6，形成在铜层4的与透明导电体层3相反侧、含有氧化亚铜的厚度为1nm～15nm的氧化被膜层（第1氧化被膜层）7。
[0034] 导电性膜卷8通过将长条状的导电性膜1卷成卷状而构成。导电性膜1的长度代
通常配置用于缠绕表性的为100m以上，优选为500m～5000m。在导电性膜卷8的中心部，
导电性膜1的塑料制或金属制的巻芯9。
[0035] 这样的导电性膜卷在铜层4的与透明导电体层3相反侧形成含有氧化亚铜的厚度为1nm～15nm的氧化被膜层7，从而发挥即使缠绕时不在导电性膜之间插入衬纸（slip sheet）也不压接的优异效果。推测这是因为在将导电性膜卷成卷状时，在邻接的铜层4和
4
CN 103198883 A
说 明 书
3/5页
铜层6之间存在含有不具有自由电子的氧化亚铜的氧化被膜层7，从而能够防止铜层4和铜层6金属键合。[0036] 应予说明，作为导电性膜1的变形例，如图2所示，导电性膜10在铜层6上还可以具有与形成于铜层4的氧化被膜层7同样的氧化被膜层11。另外，本发明的导电性膜1具有形成于铜层4的氧化被膜层7（图1），但也可以代之以具有形成于铜层6的氧化被膜层11（图3）。
[0037] 接下来说明导电性膜1的各构成要素的详细情况。[0038] （1）膜基材
[0039] 本发明中的膜基材分别支撑透明导电体层3、5。上述膜基材的厚度例如为20μm～200μm。作为形成上述膜基材的材料，优选为聚对苯二甲酸乙二醇酯、聚环烯烃或聚碳酸酯。该膜基材在其表面可以具有用于提高透明导电体层和膜基材的密合性的易粘合层、用于调整膜基材的反射率的折射率调整层（Index-matching layer）或用于使膜基材的表面难以被损伤的硬涂层。[0040] （2）透明导电体层
[0041] 本发明中使用的2个透明导电体层分别形成在上述膜基材的两面。上述透明导电体层的厚度优选分别为20nm～80nm。该透明导电体层由特定的透明导电体构成，透明导电体使用例如在可见光区域透射率高（最高透射率为80％以上）、并且每单位面积的表面电阻值（Ω/□：Ohms per square）为500Ω/□以下的材料。形成该透明导电体的材料优选为铟锡氧化物、铟锌氧化物或氧化铟-氧化锌复合氧化物。[0042] （3）铜层
[0043] 本发明中使用的2个铜层分别形成于上述2个透明导电体层。上述2个铜层是为了在例如用于触摸面板时对各铜层的中央部进行蚀刻加工，在接触输入区域的外缘部形成引导布线而使用的。
[0044] 上述2个铜层的厚度优选为20nm～300nm，更优选为25nm～250nm。通过具有这样的厚度范围，能够使形成的引导布线变细。[0045] （4）氧化被膜层
[0046] 本发明中使用的氧化被膜层含有氧化亚铜，形成在铜层的与透明导电体层相反侧。上述氧化被膜层优选在上述铜层氧化前以密合于其表面的方式形成。[0047] 氧化亚铜是用化学式：Cu2O表示的1价氧化铜。氧化被膜层的氧化亚铜的含量优选为50重量％以上，更优选为60重量％以上。[0048] 上述氧化被膜层可以仅由氧化亚铜构成，也可以由除了氧化亚铜以外、还含有铜（没有被氧化的铜）、氧化铜、碳酸铜、氢氧化铜等的组合物构成。[0049] 该氧化被膜层的厚度为1nm～15nm，优选为1.0nm～8.0nm。本发明的导电性膜通过具有上述厚度范围的氧化被膜层，从而能够防止粘合或压接。[0050] 上述氧化被膜层的厚度低于1nm时，导电性膜卷可能发生压接，大幅超过15nm时，可能导致导电性膜的生产率降低。
[0051] 下面说明本发明的导电性膜的制造方法。[0052] 首先，将长度500m～5000m的膜基材2的卷放入溅射装置内，以一定速度将其陆续送出。通过溅射，在膜基材2的一面顺次形成透明导电体层3、铜层4及氧化被膜层7。此
5
CN 103198883 A
说 明 书
4/5页
时，进行控制使氧化被膜层7的厚度为1nm～15nm。接下来，通过溅射，在膜基材的另一面顺次形成透明导电体层5、铜层6及根据需要形成氧化被膜层11。在铜层6上形成氧化被膜层11时，与氧化被膜层7同样地进行控制使氧化被膜层11的厚度为1～15nm。
[0053] 上述溅射是使在低压气体中产生的等离子体中的阳离子冲击作为负电极的靶材料，使从上述靶材料表面飞散的物质附着于基板的方法。此时，上述铟锡氧化物层的成膜使用例如氧化铟和氧化锡的烧成体靶，上述铜层的成膜使用无氧铜（Oxygen-free copper）靶。上述氧化被膜层的成膜可以通过使用氧化铜靶、或使用无氧铜靶、在氧气的存在下进行溅射而完成。
[0054] 应予说明，本实施方式中构成导电性膜的各层通过溅射法形成，但不限定于此，也可通过真空蒸镀法形成。[0055] 如上所述，根据本实施方式，氧化被膜层7形成在铜层4的与透明导电体层3相反侧。从而，在将导电性膜1卷成卷状时，因为铜层4和铜层6之间存在氧化被膜层7，所以不插入衬纸等其他部件，能够抑制铜层4和铜层6的金属键合。另外，通过使含有氧化亚铜的氧化被膜层7的厚度为1nm～15nm，邻接的膜彼此不压接，所以透明导电体层3不发生剥离，能够维持高品质。
[0056] 以上说明了本实施方式的导电性膜及导电性膜卷，但本发明不限定于前文所述的实施方式，基于本发明的技术构思，可进行各种变形及变更。[0057] 以下，说明本发明的实施例。[0058] 实施例
[0059] （实施例1）[0060] 首先，通过溅射法在长度1000m、厚度100μm的由聚环烯烃膜（日本ZEON社制商品名“ZEONOR（注册商标）”构成的膜基材的一侧形成厚度20nm的由铟锡氧化物层构成的第1透明导电体层。接下来，通过溅射法在该第1透明导电体层的表面顺次形成厚度50nm的第1铜层和含有80重量％的氧化亚铜、厚度2.5nm的氧化被膜层。接下来，通过溅射法在上述膜基材的另一侧形成厚度30nm的由铟锡氧化物层构成的第2透明导电体层。接下来，通过溅射法在该第2透明导电体层的表面形成厚度50nm的第2铜层。[0061] 将像这样地得到的导电性膜卷在塑料制的巻芯上，制作导电性膜卷。[0062] （实施例2）
[0063] 通过改变溅射时间，将第1氧化被膜层的厚度变为1.8nm，除此之外，用与实施例1同样的方法制作导电性膜卷。
[0064] （实施例3）
通过改变溅射时间，将第1氧化被膜层的厚度变为5.0nm，除此之外，用与实施例1
同样的方法制作导电性膜卷。[0066] （比较例1）
[0067] 通过改变溅射时间，将第1氧化被膜层的厚度变为0.5nm，除此之外，用与实施例1同样的方法制作导电性膜卷。[0068] （比较例2）
[0069] 不在第1铜层上形成第1氧化被膜层，除此之外，用与实施例1同样的方法制作导电性膜卷。
[0065]
6
CN 103198883 A[0070]
说 明 书
5/5页
接下来通过以下的方法测定·观察上述实施例1～3及比较例1～2。
[0071] （1）氧化被膜层的厚度及氧化亚铜的含量的测定[0072] 使用X射线光电子分光（X-ray Photoelectron Spectroscopy）分析装置（PHI社制产品名“QuanteraSXM”），测定氧化被膜层的厚度和氧化被膜层所含的氧化亚铜的重量％。
[0073] （2）导电性膜压接的有无
[0074] 从导电性膜卷将导电性膜开卷，观察卷表面，确认膜彼此压接的有无。[0075] 将通过上述（1）～（3）的方法评价的结果示于表1。[0076] 【表1】
[0077]
实施例1实施例2实施例3比较例1比较例2
[0078]
氧化被膜层的厚度(nm)2.51.850.5
(无氧化被膜层)
卷的压接(nm)无无无有有
判定○○○××
如表1的实施例1～实施例3所示，如果使氧化被膜层的厚度为1.8nm～5.0nm，
则从导电性膜卷将导电性膜开卷时，确认膜彼此完全没有压接。[0079] 另一方面，如比较例1及比较例2所示，如果使氧化被膜层的厚度为0nm～0.5nm，则开卷时，出现剥离声，在第1透明导电体层或第2透明导电体层的表面产生许多损伤。[0080] 因此可知在本发明的导电性膜的构成中，如果使氧化被膜层的厚度为1nm～15nm、特别是1.8nm～5.0nm，则邻接的膜不压接而能够维持高品质。[0081] 产业上的可利用性
[0082] 本发明的导电性膜优选切断加工成显示器尺寸、用于静电电容式等接触式传感器。
7
CN 103198883 A
说 明 书 附 图
1/3页
图1
8
CN 103198883 A
说 明 书 附 图
2/3页
图2
9
CN 103198883 A
说 明 书 附 图
3/3页
图3
10
因篇幅问题不能全部显示，请点此查看更多更全内容