主动晶体管 (ACTIVE FRANSISTOR)被制造的区域即所谓的主动区(active area)在标准之MOS制造过程中ACTIVE AREA是由，一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOS OXIDATION)所形成的，而由于利用到局部场氧化之步骤．所以 Active AREA会受到鸟嘴(BIRD’S BEAK)之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM之场区氧化而言大概会有O.5 UM之BIRD'S BEAK存在也就是说ACTIVE AREA比原在之氮化硅光罩定义之区域小O.5UM IPA (Aceton)丙酮
1.丙酮是有机溶剂的一种，分子式为CH30HCH3 2.性质：无色，具剌激性薄荷臭味之液体
3.用途：在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭
4﹒毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。 5﹒允许浓度 :1000ppm
ADI显影后检查
After Developing Inspection之缩写
目的：检查黄光室制程;光阻覆盖对准曝光弓显影。发现缺点后，如覆盖不良、显影不良‥‥等即予修改(Rework)﹒以维产品良率、品质。 方法：利用目检、显微镜为之。
AEI蚀刻后检查
1. AEI 即After Etching Inspection，在蚀刻制程光阻去除、前反光阻去除后，分别对产品实施主检或抽样检查。
2. AEI之目的有四：
2-1提高产品良率，避免不良品外流。 2-2达到品质的一致性和制程之重复性。 2-3显示制程能力之指针。 2-4防止异常扩大，节省成本
3. 通常AEI检查出来之不良品，非必要时很少做修改。因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低之缺点。
Air Shower空气洗尘室
进入洁净室之前，须穿无尘衣，因在外面更衣室之故﹒无尘衣上沽着尘埃，故进洁净室之前﹒须经空气喷洗机将尘埃吹掉。
Alignment对准
目的：在IC的制造过程中，必须经过6至10次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。
方法：利用芯片上的对准键﹒一般用十字键﹒和光罩上的对准键合对为之 方式：1.人眼对准，
2.用光、电组合代替人眼，即机械式对准。
ALLOY/Sinter合金化
ALLOY之目的在使铝与硅基（SILICON SUBSTRATE）之接钢有OHMIC特性，即电压与电流成线性关系。 ALLOY也可降低接触的阻力值。即： （1）Release各层间的stress（应力），形成良好的层与层之间的接触面
1
（2）降低层与层接触面之间的电阻 AL/SI铝/硅 靶
此为金属溅镀时所使用的一种金属合金材料利用AR游离的离子，让其撞击此靶的表面，把AL/SI的原子撞击出来，而镀在芯片表面上，一般使用之组成为AL/SI(1%)，将此当做组件与外界导线连接。
AL/SI/CU铝/硅/铜
金属溅镀时所使用的原料名称，通常是称为TARGET，其成份为0.5% 铜，1% 硅及98.5%铝，一般制程通常是使用99%铝 1%硅．后来为了金属电荷迁移现象(ELEC TROMIGRATION) 故渗加0.5%铜降低金属电荷迁移
ALUMINUM铝
此为金属溅镀时，所使用的一种金属材料，利用AR离子，让其撞击此种材料做成的靶表面﹒把AL原子撞击出来，而镀在芯片表面上，将此做为组件与外界导线之连接。
ANGLE LAPPING角度研磨
ANGLELAPPING 的目的是为了测量JUNCTION的深度，所作的芯片前处理，这种采用光线干涉测量的方法就称之ANAGLE LAPPING。公式为Xj =/NF，即JUNCTION深度等于入射光波长的一半与干涉条纹数之乘积。但渐渐的随着VLSI组件的缩小，准确度及精密度都无法因应，如SRP(SPREADING RESISTANCE PRQBING) 也是应用﹒ANGLE LAPPING的方法作前处理，采用的方法是以表面植入浓度与阻质的对应关系求出JUNCTION的深度，精确度远超过入射光干涉法。
ANGSTROM埃
是一个长度单位，其大小为1公尺的佰亿分之一，约人的头发宽度之伍拾万分之一。此单位常用于IC制程上，表示其层(如SiO2，POLY，SIN‥)厚度时用。
APCVD (ATMOSPRESSURE)常压化学气相沉积
APCVD 为 ATMOSPHERE(大气), PRESSURE （压力）, CHEMICAL (化学), VAPOR(气相) 及 DEPOSITION (沉积) 的缩写， 也就是说， 反应气体(如 SIH4(g)，PH3（g）, B2H6和 O2 （g）) 在常压下起化学反应而生成一层固态的生成物 (如 BPSG)于芯片上。 As砷
．自然界元素之一。由33个质子﹒42个中子及75个电子所组成。
+
．半导体工业用的砷离子(As)可由AsH气体分解而得到。
．As是N-type dopant常用做N．场区﹒空乏区﹒及S/D植入。
Ashing, Stripping电浆光阻去除
l.电浆光阻去除，就是以电浆(Plasma)的方式﹒将芯片表面之光阻加以去除。
2. 电浆光阻去除的原理﹒系利用氧气在电浆中所产生之自由基(Radical)与光阻(高分子的有机物)发生作用，产生挥发性的气体，再由邦浦抽走，达到光阻去除的目的。反应机构如下示: O + PR CO2 ; H2O ; Polymer fragments，---
3. 电浆光阻去除的生产速率(throughput)通常较酸液光阻去除为慢﹒但是若产品经过离子植入或电浆蚀刻后﹒表面之光阻或发生碳化或石墨化等化学作用，整个表面之光阻均已变质，若以硫酸吃光阻﹒无法将表面已变质之光阻加以去除﹒故均必须先以电浆光阻去除之方式来做。
2
75
Assembly晶粒封装
以树脂或陶瓷材料﹒将晶粒包在其中﹒以达到保护晶粒，隔绝环境污染的目的，而此一连串的加工过程﹒即称为晶粒封装(Assembly)。
封装的材料不同，其封装的作法亦不同，本公司几乎都是以树脂材料作晶粒的封装﹒制程包括： 芯片切割 晶粒目检 晶粒上「架」(导线架，即Leadframe) 焊线 模压封装 稳定烘烤(使树脂物性稳定) 切框、弯脚成型 脚沾锡 盖印完成。
以树脂为材料之IC﹒通常用于消费性产品﹒如计算机、计算横。而以陶瓷作封装材料之IC﹒属于高信赖度之组件，通常用于飞弹、火箭等较精密的产品上。
Back Grinding晶背研磨
利用研磨机将芯片背面磨薄以便测试包装，着重的是厚度、均匀度、及背面之干净度。
一般6吋芯片之厚度约20 mil—30 mil左右，为了便于晶粒封装打线，故须将芯片厚度磨薄至10 mil--15mil左右。
Bake, Soft bake, Hard bake烘培、软烤、预烤
烘烤（Bake）:在机集成电路芯片的制造过程中，将芯片置于稍高温 (60ºC~250ºC)的烘箱内或热板上均可谓之烘烤。随其目的不同，可区分为软烤(Soft bake)与预烤(Hard bake)。
软烤(Soft bake) :其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片之附着力。
预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake)，主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻(wet etching)更为重要，预烤不全常会造成过蚀刻。
BF2二氟化硼
．一种供做离子植入用之离子。
+
．BF2是由BF3气体经灯丝加热分解成： 1011191011 B，B，F，B BF2，BF2
经Extraction拉出及质谱磁场分析后而得到。 ．是一种p-type离子，通常用做VT 植入（ 层）及S/D质植入。 BOAT晶舟
BOAT原意是单木舟。在半导体IC制造过程中，常需要用一种工具作芯片传送，清洗及加工，这种承载芯片的工具，我们称之为BOAT。
一般BOAT有两种材质，一是石英，另一是铁氟龙。石英BOAT用在温度较高(大于300°C)的场合。而铁氟龙BOAT则用在传送或酸处理的场合。
B. O. E.缓冲蚀刻液
B. O. E.是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示HF: NH4F =l:6的成份混合而成。HF为主要的蚀刻液，NH4F则做为缓冲剂使用。利用NH4F固定[H']的浓度，使之保持一定的蚀刻率。 HF会侵蚀玻璃及任何硅石的物质， 对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。
Bonding Pad焊垫
焊垫--晶粒用以连接金线或铝线的金属层。在晶粒封装(Assembly)的制程中，有一个步骤是作\"焊线\";即是用金线(塑料包装体)或铝线(陶瓷包装体)将晶粒的线路与包装体之各个接脚依焊线图(Bonding Diagram)连接在一起，如此一来，晶粒的功能才能有效地用。
由于晶粒上的金属线路的宽度及间隙都非常窄小 (目前TI-Acer的产品约是0.5微米左右的线宽或间隙) ，而用来连接用的金线或铝线其线径目前由于受到材料的延展性及对金属接线强度要求的限制，祇
3
能做到1.0-1.3mill (25.4~33微米)左右。在此情况下﹒要把二、三十微米的金属线直接连接到金属线路间距只有0.5微米的晶上，一定会造成多条铝路的桥接，故晶粒上的铝路，在其末端皆设计成一个4mil见方的金属层，此即为焊垫，以作为接线用。
焊垫通常分布在晶粒之四个周边上 (以利封装时的焊线作业)，其形状多为正方形，亦有人将第一焊线点做成圆形，以资识别。焊垫因为要作接线﹒其上的护层必须蚀刻掉，故可在焊垫上清楚地看到\"开窗线\"。而晶粒上有时亦可看到大块的金属层，位于晶粒内部而非四周，其上也看不到开窗线，是为电容。 Boron硼
．自然界元素之一，由五个质子及六个中子所组成、所以原子量是11。另外有同位素，是由5个质子及
10
5个中子所组成，原子量是 10,(B)，自然界中这两种同位素之比例是4:1，可由磁场质谱分析中看出。
11+
．是一种p-type离子（B），用来做场区、井区、VT及S/D植入。
BPSG含硼及磷的硅化物
BPSG乃介于POLY之上，METAL之下，可做为上下二层绝缘之用，加硼、磷，主要目的在使回流后的STEP较平缓，以防止METAL LINE溅镀上去后，造成断线。
BREAKDOWN VOLTAGE崩溃电压
反向P-N接面组件所加之电压为P接负而N接正，如为此种接法则当所加电压通在某个特定位以下时反向电流很小，而当所加电压大于此特定位 后，反向电流会急遽的增加，此特定值也就是吾人所谓的
++
崩溃电压(BREAKDOWN VOLTAGE)一般吾人定义反向P-N接面之反向电流为1UA时之电压为崩溃电压在P-N
+
或为N- P之接回组件中崩溃电压，随着N(或者P)之浓度之增加而减小。
Burn in预烧试验
「预烧」(Burn in)为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。
预坏试验的作法，乃是将组件(产品)置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来，达到筛选、剔除「早期夭折」产品之目的。
预烧试验分为「静态预烧」(Static Burn in)与「动态预烧」(Dynamic Burn in)两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际况，也较严格。
基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就祇作抽样 (部分)的预烧试验，通过后才货。另外，对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行。当然，具有高信赖度的产品，皆须通过百分之百的预烧试验。
CAD计算机辅助设计
CAD: Computer Aided Design
计算机辅助设计，此名词所包含的范围很广。可泛称一切以计算机为工具所进行之设计；因此不仅在IC设计上用得到，建筑上之设计，飞机、船体之设计，都可能用到。
在以往计算机尚未广泛应用时，设计者必须以有限之记亿、经验来进行设计。可是有了所谓CAD后﹒我们把一 些常用之规则、经验存入计算机后，后面的设计者，便可节省不少从头摸索的工作，如此不仅大幅的提高了设计的效率，也提高了设计的准确度，使设计的领域进入另一新天地。
CD Measurement微距测量
CD：Critical Dimension之简称。
通常于一层次中， 为了控制其最小线距，我们会制作一些代表性之量测图形于晶方中，通常置于晶方之边缘。
量测 CD之层次通常是对于线距控制较重要之层次，如氮化硅、POLY、CONT、MET…等，而目前较常用
4
于
量测之图形有品字型
，L-BAR 等。
简言之，微距测量常当作一个重要之制程指针，可代表黄光制程之控制好坏。
CH3COOH醋酸
ACETIC ACID醋酸
澄清，无色液体，有刺激性气味，熔点16.63ºC，沸点118ºC。与水、酒精、 乙醚互溶。可燃。冰醋酸是99.8%以上之纯化物，有别于水溶液的醋酸。
食入或吸入纯醋酸有中等的毒性。对皮肤及组织有刺激性，危害性不大，被溅到用水冲洗。
Chamber真空室，反应室
专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。因此常需对此空间之种种外在或内在环境加以控制；例如外在粒子数(particle)、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。
Channel信道
当在MOS电晶注的闸极加上电压 （PMOS为负，NMOS为正）。则闸极 下的电子或电洞会被其电场所吸引或排斥而使闸极下之区域形成一反转层(Inversion layer)。也就是其下之半导体 p-type变成N-type Si，N-type变成p-type Si，而与源极和汲极成同type，故能导通汲极和源极。我们就称此反转层为\"信道\"。信道的长度\"Channel Length\"对MOS组件的参数有着极重要的影响，故我们对POLY CD的控制需要非常谨慎。
Chip, Die晶粒
一片芯片(OR晶圆，即Wafer)上有许多相同的方形小单位，这些小单位即称为晶粒。
同一芯片上之每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的。同样地，如果因制造的疏忽而产生的缺点，往住就会波及成百成千个产品。
CLT Carrier Life Time载子生命周期
一. 定义
少数载子在温度平衡时电子被束缚在原子格内，当外加能量时，电子获得能量，脱离原子格束缚形成自由形态，而参与电流导通的工作，但能量消失后，这些电子/电洞将因再结合因素，回复至平衡状态，因此当这些再载子由被激发后回复平衡的 \"Life Time\"。 二﹒应用范围
1.评估炉管和清洗槽的干净度 2.针对芯片之清洁度及损伤程度对 CLT值有影响为
a﹒芯片中离子污染浓度及污染之 金属种类
b.芯片中结晶缺陷浓度
5
CMOS互补式金氧半导体
金属氧化膜半导体(MOS,METAL-OXIDE SEMICODUCTOR)其制造程序及先在单晶硅上形成绝缘氧化膜，再沉积一层复晶硅(或金属)做为闸极，利用加到闸极的电场来控制MOS组件的开关(导电或不导电)。按照导电载子的种类，MOS又可分成两种类型:NMOS(由电子导电)和PMOS(由电洞导电)。而互补式金氧半导体(CMOS, COMPLEMENTARY MOS）则是由NMOS及PMOS组合而成，具有省电，抗噪声能力强、α一PARTICLE免役力好等许多优点，是超大规模集成电路(VLSI)的主流。 MOS的基本构造如图所示:
Coating光阻覆盖
将光阻剂以浸泡、喷雾、刷布、或滚压等方法加于芯片上，称为光阻覆盖，而效果最佳的方法还是使用旋转法。
旋转法乃是将芯片以真空吸附于一个可旋转拘芯片支持器上，适量的光阻剂加在芯片中央，然后芯片开始转动，芯片上的光阻剂向外流开，很均匀的散在芯片上。要得到均匀的光阻膜。旋转速率必须适中稳定，而旋转速度和光阻剂粘滞性决定所镀光阻剂的厚度。
光阻剂加上后，必须经过软烤的步骤，以除去光阻剂中过多的溶剂，进而使光阻膜较为坚硬，同时增加光阻膜与芯片的接合能力，而控制软烤效果的主要方法就是在于适当调登软烤温度与时间。 经过了以上的镀光阻膜及软烤过程，也就是完成了整个光阻覆盖的步骤。 CROSS SECTlON横截面
IC的制造，基本上是由一层一层的图案堆积上去，而为了了解堆积图案的结构，以改善制程，或解决制程问题，以电子显微镜(SEM)来观察，而切割横截面，观察横截面的方式，是其中较为普遍之一种。
C-V PLOT电容、电压圆
译意为电容、电压图，也就是说当组件在不同状况下，在闸极上施以某一电压时，会产生不同之电容值，(此电压可为正或负)，如此组件为理想的组件， 也就是闸极和汲极和源极间几乎没有杂质在里面(COMTAMINATION)则当外界环境改变时，(温度或压力)并不太会影响它的电容值，利用此可MONITOR MOS组件之好坏，一般ΔV < 0.2为正常。
CVD (化学气相沉积)
所谓化学气相沉积(chemical vapor deposition, CVD)是指利用热能、电浆放电或紫外光照射等形式的能源，使气态物质在固体表面上发生化学反应，并在该表面上沉积，形成稳定固态膜的过程。化学气相沉积(CVD)技术是半导体集成电路制程中运用极广泛的薄膜成长方法，诸如介电质、半导体、导体等薄膜材料，几乎都能用CVD技术完成。
Cycle Time生产周期时间
指原料由投入生产线到产品于生产线产出所须之生产/制造时间。在TI-Acer，生产周期时尚有两种解释 : 一为\"芯片产出周期时间\"（wafer-out time）；一为\"制程周期时间\" (Process cycle time) \"芯片产出周期时间\"乃指单一批号之芯片由投入到产出所须之生产/制造时间。
\"制程周期时间\"则指所有芯片于单一工站平均生产/制造时间之总和，亦即每一工站均有一平均生产/制造时间，而各工站 (从头至尾)平均生产/制造之加总即为该制程之制程周期时间。目前TI-Acer Line Report之生产周期时间乃探用\"制程周期时间\"。 一般而言，生产周期时间可以下列公式概略推算之： 在制品（WIP） 生产周期时间＝
产能（Throughout）
6
GATEMETAL(or POLY-SI)OXIDESILICON
CycleTime生产周期
IC制造流程复杂，且其程序很长﹒自芯片投入至晶圆测试完成，谓之Cycle Time。
由于IC生命周期很短，自开发、生产至销售，需要迅速旦能掌握时效。故Cycle Time愈短，竞争能力就愈高，能掌握产品上市契机，就能获取最大的利润。
由于Cycle Time长，不容许生产中的芯片因故报废或重做，故各项操作过程都要依照规范进行，且要做好故障排除。让产品顺利流程，早日出FAB，上市销售。
DEFECT DENSITY缺点密度
\"缺点密度\"系指芯片单位面积上(如每平方公分，每平方英吋等)有多少 \"缺点数\"之意，此缺点数一般可分两大类： A.可视性缺点 B.不可视性缺 点。前者可藉由一般光学显微镜检查出来(如桥接、断线)后者则须藉助较精 密电子仪器检验(如晶格缺陷)由于芯片制造过程甚为复杂漫长，芯片上缺点数愈少，产品良率品质必然愈佳，故\"缺点密度\"常被用来当做一个工厂制造的产品品质好坏的指针。
DENSIFY密化
CVD沈积后由于所沈积之薄膜(THIN FILM)之密度很低，故以高温步骤使薄膜中之分子重新结合以提高其密度，此种高温步骤即称为密化。密化通常以炉管在800℃以上的温度完成，但也可在RTP(RAPID THERMAL PROCESS) (快速升降温机台)完成。
ScumPhoto ResistOXIDE
DESIGN RULE设计规范
由于半导体制程技术，系一门专业、精致又复杂的技术，容易受到不同制造设备制程方法( RECIPE )的影响，故在考虑各项产品如何从事制造技术完善、成功地制造出来时，须有一套规范来做有关技术上之规定，此即\"DESIGN RULE\"，其系依照各种不同产品的需求、规格，制造设备及制程方法、制程能力，各项相关电性参数规格等之考虑，订正了如：
1. 1.各制程层次、线路之间距离、线宽等之规格。 2. 2.各制程层次厚度、深度等之规格。 3. 3.各项电性参数等之规格。
等规格，以供产品设计者及制程技术工程师等人之遵循、参考。
7
Design Rule设计准则
Design Rule：设计准则，反应制程能力，及制程、组件参数，以供IC设计者，设计IC时的参考准则。一份完整的Design Rule包括有下列各部份: ¬制程参数:
如氧化层厚度、复晶、金属层厚度等，其它如流程、ADI、AEI参数，主要为扩散与黄光两方面的参数。 -电气参数:
提供给设计者，做仿真电路时之参考。 ®布局参数:
即一般所谓的3μm，2μm，1.5μm…等等之Rules，提供布局员布局之依据。 ¯光罩制做资料:
提供给光罩公司做光罩时之计算机资料，如CD BAR、测试键之摆放位置，各层次之相对位置之摆放等。
Die by Die Alignment每Field均对准
每个Field在曝光前均针对此单一Field对准之方法，称为Die by die Alignment。也就是说，每个Field均要对准。
Diffusion扩散
在一杯很纯的水上点一滴红墨水，不久后可发现水表面颜色渐渐淡去，而水面下渐渐染红，但颜色是愈来愈淡，这即是扩散的一例。在半导体工业上常在很纯的硅芯片上以预置或离子布植的方式做扩散源(即红墨水)。因固态扩散比液体慢很多(约数亿年)，故以进炉管加高温的方式，使扩散在数小时内完成。
DI WATER去离子水
IC制造过程中，常需要用酸碱溶液来蚀刻，清洗芯片。这些步骤之后， 又须利用水把芯片表面残留的酸碱清除。而且水的用量是相当大。
然而IC工业用水，并不是一般的自来水，而是自来水或地下水经过一系 列的纯化而成。原来自来水或地下水中，含有大量的细菌，金属离子及 PARTICLE，经厂务的设备将之杀菌过滤和纯化后，即可把金属离子等杂质去除，所得的水即称为\"去离子水\"。专供IC制造之用。
Doping掺入杂质
．为使组件运作，芯片必须掺以杂质，一般常用的有： 1.预置:
在炉管内通以饱和的杂质蒸气，使芯片表面有一高浓度的杂质层，然后以高温使杂质驱入，扩散;或利用沉积 时同时进行预置。 2.离子植入:
先使杂质游离，然后加速植入芯片。
DRAM, SRAM动态，静态随机存取内存
随机存取记忆器可分动态及静态两种，主要之差异在于动态随机存取内存(DRAM)，在一段时间(一般是0.5ms~5ms）后，资料会消失，故必须在资料未消失前读取原资料再重写(refresh)，此为其最大缺点，此外速度较慢也是其缺点。而DRAM之最大好处为，其每一记忆单元(bit)只需一个 Transistor(晶体管）+一个Capacitor(电容器)，故最省面积，而有最高之密度。而SRAM则有不需重写、速度快之优点，但是密度低，其每一记忆单元(bit)有两类:1.需要六个Transistor(晶体管）, 2﹒四个Transistor(晶体管）+两个Load resistor(负载电阻)。
由于上述它优缺点，DRAM一般皆用在PC(个人计算机)或其它不需高速且记忆容量大之记忆器，而SRAM则用于高速之中大型计算机或其它只需小记忆容量，如：监视器(Monitor)、打印机(Printer)等周控制或工业控制上。
8
Drive in驱入
离子植入(ion implantation)虽然能较精确地选择杂质数量，但受限于离子能量，无法将杂质打入芯片较深(um级) 的区域，因此需借着原子有从高浓度往低浓度扩散的性质，在相当高的温度去进行，一方面将杂质扩散到较深的区域，且使杂质原子占据硅原子位置，产生所要的电性，另外也可将植入时产生的缺陷消除。此方法称之驱入。
在驱入时，常通入一些氧气﹒因为硅氧化时，会产生一些缺陷，如空洞(Vacancy)，这些缺陷会有助于杂质原子的扩散速度。另外，由于驱入是藉原子的扩散，因此其方向性是各方均等，甚至有可能从芯片逸出(out-diffusion)，这是需要注意的。
Electromigration电子迁移
所谓电子迁移，乃指在电流作用下今金属。此系电子的动量传给带正电之金属离子所造成的。当组件尺寸愈缩小时，相对地电流密度则愈来愈大;当此大电流经过集成电路中之薄金属层时，某些地方之金属离子会堆积起来，而某些地方则有金属空缺情形，如此一来，堆积金属会使邻近之导体短路，而金属空缺则会引起断路。
材料搬动主要原动力为晶界扩散。有些方法可增加铝膜导体对电迁移之抗力，例如:与铜形成合金，沉积时加O等方式。
ELECTRON/HOLE电子/电洞
电子是构成原子的带电粒子，带有一单位的负电荷，环绕在原子核四周，形成原子。
电洞是晶体中，在原子核间的共享电子，因受热干扰或杂质原子取代，电子离开原有的位置所遗留下来的\"空缺\" 因缺少一个电子，无法维持电中性， 可视为带有一单位的正电荷。
EM Electron Migration Test电子迁移可靠度测试
当电流经过金属导线，使金属原子获得能量，沿区块边界(Grain Boundaries)扩散(Diffusion)，使金属线产生空洞(Void)，甚至断裂，形成失效。 其对可靠度评估可用电流密度线性模型求出：
SLIT TYPEWEDGE TYPEAF＝[J(stress)/J(op)]×exp[Ea/Kb(1/T(top)-1/T(stress))] TF＝AF×T(stress)
n
bamboo grainboundaryF(tensile stress)
9
migration of Al atomsFnucleation of a void
Fslit-like void formationvoidAlSi
End Point Detector终点侦测器
在电浆蚀刻中，利用其反应特性，特别设计用以侦测反应何时完成的一种装置。一般终点侦测器可分为
Laser Endpoint DectectorSIGNALEnd PointTIME下列三种:
(1) (1) 雷射终点侦测器（Laser Endpoint Detector）:利用雷射光入射反应物(即芯片)表面，当蚀刻发生时，反应层之厚度会逐渐减少，因而反射光会有干涉讯号产生，当蚀刻完成时，所接收之讯号亦己停止变化，即可测得终点。
10
Optical Emission EndpointDetectorSIGNALEnd PointTIME(2) (2) 激发光终点侦涕器（Optical Emission Endpoint Detector）:用一光谱接收器，接收蚀刻反应中某一反应副产物(Byproduct)所激发之光谙，当蚀刻反接逐渐完成，此副产物减少，光谱也渐渐变弱，即可侦测得其终点。
Time DectectorSIGNALEnd PointTIME
(3) (3) 时间侦测器：直接设定反应时间，当时间终了，即结束其反应。
Energy能量
能量是物理学之专有名词。
如上图，B比A之电压正l00伏，若在A板上有一电子受B板正电吸引而加速跑到B板，这时电子
Ae-B0 V在B板就比在A板多了100电子伏特的能量。
EPI WAFER磊晶芯片
磊晶系在晶体表面成长一层晶体。
100 V 11
Si WaferEpitaxial GrowthEpi LayerSi Wafer
EPROM （ERASABLE-PROGRAMMABLE ROM）电子可程序只读存储器
MASK ROM内所存的资料是在FAB内制造过程中便已设定好，制造完后便无法改变。就像任天堂游戏卡内的MASK ROM，存的是金牌玛丽，就无法变成双截龙。而EPROM是在ROM内加一特殊结构叫A FAMDS，它可使ROM内的资料保存。但常紫外光照到它时，它会使ROM内的资料消失，每一个记忆单位都归零。然后工程人员再依程序的规范，用30伏左右的电压将0101…资料灌入每一记忆单位。如此就可灌电压，照紫光，重复使用，存入不同的资料。
也就是说如果任天堂游戏卡内使用的是EPROM，那么您打腻了金牌玛丽，就把卡匣照紫光，然后灌双截龙的程序进去。卡匣就变成双截龙卡，不用去交换店交换了。
ESD静电破坏 Electrostatic Damage静电放电Electrostatic Discharge
1. 1. 自然界之物质均由原子组成，而原子又由质子、中子及电子组成，在平常状态下，物质呈中性，而在日常活动中，会使物质失去电子，或得到电子﹒此即产生一静电，得到 电子之物质为带负静电，失去电子即带正静电。静电大小会随着日常的工作环境而有所不同，如下表所示。 活 动 情 形 走过地毯 走过塑料地扳 在椅子上工作 拿起塑料活页夹袋 拿起塑料带 工作椅垫摩擦 静电强度（Volt） 10-20﹪相对湿度 35,000 12,000 6,000 7,000 20,000 18,000 65-95﹪相对湿度 1,500 250 100 600 1,000 1,500 表l日常工作所产生的静电强度表 2. 2. 当物质产生静电后，随时会放电，若放到电子组件上，例如IC，则会将组件破坏而使不能正常工作，此即为静电破坏或静电放电。 3. 3. 防止静电破坏方法有二： ¬在组件设计上加上静电保护电路。 -在工作环境上减少静电。例如工作桌之接地线，测试员之静电环，在运送上使用防静电胶套及海绵等等。 ETCH蚀刻
在机体电路的制程中，常常需要将整个电路图案定义出来，其制造程序通常是先长出或盖上一层所需要之薄膜，再利用微影技术在这层薄膜上，以光阻定义出所欲制造之电路图案，再利用化学或物理方式将不需要之部份去除，此种去除步骤，便称为蚀刻(ETCH)。
12
一般蚀刻可分为湿式蚀刻(WET ETCH)，及干式蚀刻 (DRY ETCH) 两种。所谓湿蚀刻乃是利用化学品(通常是酸液)与所欲蚀刻之薄膜，起化学反应，产生气体或可溶性，生成物，达到图案定义之目的。而所谓干蚀刻，则是利用干蚀刻机台产生电浆将所欲蚀刻之薄膜，反应产生气体，由PUMP抽走达到图案定表之目的。一般蚀刻结构的形状可分为均向性（isotropic）与异向性（anisotropic）两种，其蚀刻形成的形状如图所示。均向性蚀刻表示横向和纵向之蚀刻率相同，异向性蚀刻的横向性蚀刻率则为0。一般的蚀刻形状介于此两种蚀刻类型之间。 湿式蚀刻法利用化学溶液腐蚀晶圆上拟去除的材料，并在完成蚀刻反应后，由溶液带走腐蚀物。这种完全利用化学反应的方法来进行蚀刻的技术有其先天上的缺点，也就是其蚀刻结构的形状是各方向均匀的，这样会造成严重的侧向腐蚀现象，显著地限制了组件尺寸向微细化的发展。
干式蚀刻法是利用气体分子或其产生的离子及自由基，对晶圆上的材质进行物理式撞击溅蚀及化学反应，来移除蚀刻部份。被蚀刻的物质变成挥发性的气体，经抽气系统抽离。以活性离子蚀刻为例，就是利用电浆放电方式进行异向性蚀刻的方法。在电浆的环境中，含有大量的活性自由基（reactive radical，为中性的原子或分子物）及带电荷离子，可以和被蚀刻物进行化学腐蚀反应，而正离子在蚀刻物表面产生垂直撞击的效果，可以加速蚀刻物垂直方向蚀刻率，而得到异向蚀刻的结果。
Exposure曝光
其意表略同于照相机底片之感光
在基集成电路之制造过程中，定义出精细之光阻图形为其中重要的步骤，以运用最广之5X STEPPER为例，其方式为以对紫外线敏感之光阻膜作为类似照相机底片，光罩上则有我们所设计之各种图形，以特殊波长之光线(G-LINE 436NM)照射光罩后，经过缩小镜片(REDUCTION LENS)光罩上之图形则呈5倍缩小后，精确地定义在底片上(芯片上之光阻膜)
经过显影后，即可将照到光(正光阻)之光阻显掉，而得到我们想要之各种精细图形，以作为蚀刻或离子植人用。
因光阻对于某特定波长之光线特别敏感，故在黄光室中，找将一切照明用光源过滤成黄色，以避免泛白光源中含有对光阻有感光能力之波长成份在，这一点各相关人员应特别注意，否则会发生光线污染现象，而扰乱精细之光阻图形。 Fabrication FAB制造
Fabrication为\"装配\"或\"制造\"之意，与Manufacture意思一样。半导体制造程序，其步骤繁多，且制程复杂，需要有非常精密的设备和细心的作业，才能达到无缺点的品质。FAB系Fabrication之缩写，指的是\"工厂\"之意。我们常称FAB为\"晶圆区\"，例如：进去\"FAB\"之前须穿上防尘衣。 FBFC Full Bit Function Chip全功能芯片
由于产品上会有缺陷，所以有些芯片无法全功能工作。因此须要雷射修补前测试，以便找到缺陷位置及多寡，接着就能利用雷射修补将有缺陷的芯片修补成全功能的芯片。 (当缺陷超过一定限度时，无法修补成全功能芯片) FIELD/ MOAT场区
FIELD直译的意思是”场”。如运动场，足球场和武道场等的场都叫做FIELD。它的涵义就是一个有专门用途的区域。
在IC内部结构中，有一区域是隔离电场的地方，通常介于两个MOS晶体管之间，称为场区。场区之上大部份会长一层厚的氧化层。 FILTRATION过滤
用过滤器（FILTER,为一半透明膜折叠而成）将液体或气体中的杂质给过滤掉，此称为FILTRATION（过滤）
故IC制造业对洁净度的要求是非常的严，故各种使用的液体或气体（包括大气）必须借着过滤以达到洁净的要求。
待过滤之液体及气体能经过过滤器且成功地将杂质挡下，必须借着一个PUMP制造压差来完成，如何
13
选择一组恰当的过滤器及PUMP是首要的课题。 FIT Failure in Time
FIT 是用以表示产品可靠度的单位
9
FIT＝1 Failure in 10Device-Hours 例如：1000 Devices工作1000 Hours后
1 Device 故障，则该产品的可靠度为： （1 Failure）/（1000 Device × 1000 Hours）＝ 1000 FITs Foundry客户委托加工
客户委托加工主要是接受客户委托，生产客户自有权利的产品，也就是客户提供光罩，由联华来生产制造，在将成品出售给客户，只收取代工费用，这种纯粹代工，不涉及销售的方式在国际间较通常的称呼就叫硅代工（Silicon Foundry）。 Four Point Probe四点针测
．是量测芯片片阻值(Sheet Resistance)Rs的仪器。
CurrentABVCD．其原理如下:
上图ABCD四针，A、D间通以电流I，B、C两针量取电压差(ΔV)，则 Rs = K．ΔV/ I ．
K是比例常数，和机台及针尖距离有关 Megasonic Clean超音波清洗
超音波清洗的主要目的是用来去除附着在Wafer表面的particle，其反应机构有二: 1﹒化学作用 :利用SC-1中的NH4,OH, H2O2，与Silicon 表面反应，将particle剥除。 2﹒物理作用 :利用频率800 KHz，功率450W x 2的超音波震荡去除particle。
FTIR傅氏转换红外线光谱分析仪
FTIR乃利用红外线光谱经傅利叶转换进而分析杂质浓度的光谱分析仪器。 ．己发展成熟，可 Routine应用者，计有: a. BPSG/PSG之含磷、含硼量预测。 b. 芯片之含氧、含碳量预测 c. 磊晶之厚度量测
．发展中需进一步Setup者有: a. 氮化硅中氢含量预测 b. 复晶硅中含氧量预测 c. 光阻特性分析
FTIR为一极便利之分析仪器，STD的建立为整个量测之重点，由于其中多利用光学原理，芯片状况( i.e.晶背处理状况)对量测结果影响至钜。
14
FTY Final Test Yield
在晶圆出厂后，仍须经过包装及T1 (断/短路测试)，Burn-in(烧结)，T3(高温功能测试)，T4(低温功能测试)，QA测试，方能销售，出货至客户手中。
在这段漫长而繁复的测试过程中，吾人定义Final Test Yield为: T1 Yield* Burn-in Yield*T3 Yield*T4 Yield GATE OXIDE闸极氧化层
GATE OXIDE是MOSFET(金氧半场效晶体管)中，相当重要的闸极之下的氧化层。此氧化层厚度较薄，且品质要求也较严格。 Gate Valve闸阀
用来控制气体压力之控制装置。
通常闸阀开启愈大，气体于反应室内呈现之压力较低，反之，开启愈小，压力较高。 GEC Good Electrical Chip优良电器特性芯片
能够合于规格书(Data Book)上所定义电器特性的芯片。这些芯片才能被送往芯片包装工厂制成成品销售给客户。 GETTERING吸附
\"GETTERING\"--系于半导休制程中，由于可能受到晶格缺陷\"(CRYSTAL DEFECT) 或金属类杂质污染等之影响，造成组件接口之间可能有漏电流 (JUNCTION LEAKAGE)存在，而影响组件特性;如何将这些晶格缺陷、金属杂质摒除解决的种种技术上做法，就叫做 \"GETTERING\"(吸附) 吸附一般又可分\"内部的吸附°一INIRNINGSIC GETTERING。 及\"外部的吸附\"一EXTRINSIC GETTERING﹒
前者系在下线制造之前先利用特殊高温步让谋晶圆表面的「晶格缺陷或含氧量」尽量降低。
后者系利用外在方法如:晶背伤言、磷化物(POCL3)预置ETC将晶圆表面的缺陷及杂质等尽量吸附到晶圆背面。
二者均可有效改善上述问题。 Global Alignment整片性对准与计算
Global Alignment系指整片芯片在曝光前，先做整片性对准与计算，然后接着可做整片芯片之曝光。 •Global Alignment分为二种
1.普通的Global Alignment:每片芯片共对准左右二点。
2. Advance Global Alignment:每月芯片对准预先设定好之指定数个Field的对准键，连续对准完毕并经计算机计算后，才整片曝光。
GOI Gate Oxide Integrity闸极氧化层完整性
半导体组件中，闸极氧化层的完整与否，关系着电容上电荷的存放能力，故需设计一适当流程，其主要目的在测闸极氧化层之崩溃电压 (breakdown voltage)、有效氧化层厚度等，以仿真闸极氧化层的品质及可信赖度，通常即以此崩溃电压值表示GOI的优劣程度。 GRAIN SIZE颗粒大小
直译为颗粒大小。一种晶体材料形成后，从微观的角度来看，材料都是一大堆颗粒累叠在一起而成。这些颗粒有大有小，尺寸不一。而且材料的特性也会因为颗粒大小而变化，故常要注意其大小变化。 GRR Study Gauge Repeatability and Reproducibility量测仪器重复性与再现性之研究
将量测仪器的重复性一仪器本身的变异，再现性--操作人本身的变异，用统计的方法算出，以判断量测仪器是否符合制程参数控制之需要。
15
TrueStandardRepeatabilityTrueStandardReproducibility H2SO4硫酸
SUIFURIC ACID 硫酸
目前最广泛使用的工业化学品。强力腐蚀性，浓稠，油状液体，依纯度不同，由无色至暗棕色，与水以各种不同比例互溶。甚具活性。
溶解大部份的金属。浓硫酸具氧化，脱水，磺化大部分的有机化合物，常常引起焦黑。比重1.84，沸点315℃。
与水混合时，须格外小心，由于放热引起爆炸性的溅泼，永远是将酸加到水中，而非加水至酸中。 不小心被溅到，用大量水冲洗。
目前在线上，主要用于SO清洗及光阻去除 H3PO4磷酸
PHOSPHORIC ACID 磷酸
无色无味起泡液体或透明晶形固体。依温度，浓度而定。在20℃ 50及75﹪强度为易流动液体，85﹪为似糖浆，100%酸为晶体。比重1.834，熔点42.35℃。在213﹪失去Y2H2O，形成焦磷酸。 溶于水，乙醇，腐蚀铁及合金。对皮肤，眼睛有剌激性，不小心被溅到，可用水冲洗。 目前磷酸用于SI3N4的去除，浓度是85﹪，沸点156℃，SI3N4 与SIO2的蚀刻比约为30:1
16
HCI (Hot Carrier Efferct)
当MOS通道长度缩小时，若工作电压没有适应的缩小，通道内的电场会增大，靠近电极处最大，以至于电子在此区域获得足够的能量，经过撞击游离子作用，产生电子-空穴对。这些电子空穴对有的穿过氧化层形成门极电流，有的留在氧化层内影响开启电压，通常会在Flow里设计LDD IMP，其作用是使横向电场强度减少，HCI降低. HCL氯化氢（盐酸）
HYDROCHLORIC ACID盐酸。
无色或淡黄色，发烟，剌激性液体。氯化氢的水溶液。盐酸是一种强烈酸性及高腐蚀性酸。市面出售之\"浓或发烟酸含有氯化氢38%，比重1.19。
氯化氢溶解在水中有各种不同的浓度。可溶于水，酒精，苯，不可燃。用途广泛。可用于食品加工，金属之酸洗与清洁，工业酸化，一般之清洗，实验试药。 不小心被溅到，用大量水冲洗。 目前线上，主要用于RCA清洗。 HEPA高效率过滤器
HEPA (High Efficiency Particulate Air Filter) 为Clean Room内用以滤去微粒之装置，一般以玻璃纎维制成，可将0.1μm或0.3μm以上之微粒滤去99.97﹪，压力损失约12.5mm-H2O。层流台能保持Class 100以下之洁净度，即靠HEPA达成。目前除层流台使用HEPA外，其它如烤箱、旋转机，为了达到控制Particle的效果﹒也都装有HEPA之设计。 HILLOCK凸起物
金属溅镀后为使金属与硅基(SI-SUBSTRATE) 有良好的欧姆式接触需先经融合过程。在融合过程中因铝与硅的热膨胀系数不同，(铝将会膨胀较快)，而造成部份的铝无法向外扩张只得向上膨胀造成小山丘状的” 凸起物”（HILLOCK） HMDS HMDS蒸镀
HMDS原为化学药品HexaMethylDiSilazane的缩写，在此则是指芯片在上光阻前的一个预先处理步骤。 HMDS蒸镀就是利用惰性气体(例如氮气)带着HMDS的蒸汽通过芯片表面，而在晶面上形成一层薄膜。其目的在于
¬ 消除芯片表面的微量水份。 - 防止空气中的水汽再次吸附于晶面。
® 增加光阻剂(尤其是正光阻)对于晶面的附着能力，进而减少在而后之显影过程中产生光阻掀起，或是在蚀刻时产生了”Undercutting”的现象。
目前在规范中规定于HMDS蒸镀完4小时内须上光阻以确保其功能。 HNO3硝酸
NITRIC ACID硝酸
透明，无色或微黄色，发烟，易吸湿之腐蚀性液体，能腐蚀大部份金属。其黄色是由于曝光所产生之二氧化氮，为强氧化剂，可与水混合，沸点78℃，比重1.504。 对皮肤有腐蚀性，为强氧化剂，与有机物接触有起火危险。 清洗炉管用。
Hot Electron Effect热电子效应
在VLSI的时代 ，Short Channel Devices势在必行， 而目前一般 Circuit应用上又未打算更改Supply Voltage；如此一来， VG = VD S = 5V情况下， 将造成Impact Ionization（撞击游离化）现象发生于Drain 邻近区域。伴随而生之Electron-Hole pairs(电子电洞对)，绝大部份经由 Drain (Electrons) or Sub. (Holes)导流掉。 但基于统计观点，总会有少部份Electrons（i. e. Hot-Electrons)所具Energy，足以克服Si-SiO2 之Barrier Height (能障)，而射入SiO2， 且深陷（Trap）其中。另亦有可能在Hot-Electrons射入过程中打断Si-H键结，而形成Interface Trap于Si-SiO2接口。不论遵循上述二者之任一，均将导致NMOS Performance的退化(Degradation)现象。
17
I-Line StepperI-Line 步进对准曝光机
当光罩与芯片对准后，利用365nm之波长为光源，将预作在光罩上之图形以M：1之比例，一步一步的
重复曝至芯片上之机器 (如图)。
M:1 歩阶及重复
IMP (Implanter)
传统的高温扩散技术会发生横向扩散和晶圆热形变等缺点，严重影响了组件功能。离子布植 ( ion implantation )技术解决上述扩散制程的困难，而且还能进行一些传统技术难以制作的组件结构。离子布植是将所需的掺杂元素(如砷)电离成正离子，并施加高偏压，使其获得一定的动能，以高速射入硅晶圆的技术。 当具有一定初始能量的入射离子射入固体靶（target）时，会与靶中的原子核或电子发生碰撞，在碰撞过程中将部份能量传给靶材内的原子核或电子，入射离子的能量因而减小，运动方向发生偏折。尔后，此入射离子又与另外的靶材原子核或电子发生碰撞。这个过程一直不断地发生，直到入射离子停下来为止，因此，具有一定初始能量的入射离子射入靶材后，会有一个十分曲折的运动路径，同时持续地损失能量，最后在靶材内的某一位置停止下来。
离子布植之后会严重地破坏晶圆内硅晶格的完整性。所以离子布植之后的晶圆必须经过适度的退火处理。退火就是利用热能来消除晶圆内晶格缺陷和内应力，恢复硅晶格的完整性。同时使掺杂原子扩散到硅晶格上的替代位置，有效地活化成具半导体电性功能的掺杂原子。最常用的退火方式是热退火的方式，可利用传统炉管来退火，或利用快速退火炉来退火，其差别在于退火时间的长短。 Impurity杂质
．纯粹的硅是金刚石结构，在室温下不易导电。（如图一）。
1175
．这时如加入一些B 或As取代硅的位置，就会产生\"电洞\"或 °载子\"，加以偏压后就可轻易导电。加入的东西即称为杂质。(图二，图三)。 图一 矿石结构 Si Si | | Si — Si — Si | Si 图二 电洞
Si Si Ο |
18
Si — B— Si | Si 图三
Si Si | |
75
Si — As — Si | •
Si 載子
Integrated Circuit IC集成电路
集成电路是一九五八年由美国的德卅仪器公司所发明的。它是将一个完整的电子电路处理在一块小小的硅芯片上，然后再以金属联机与外在引线相接，外加陶瓷或塑料包装的装置，由于它能将原本需要许多零件的电子电路集中缩小，因此被称为集成电路。它具备优于传统电子电路的三个特性：体积小、价廉、可靠。
依照其集积化的程度可区分为小型(SSI)、中型(MSI)、大型(LSI)、超大型(VLSI)集成电路 ION IMPLANTER离子植入机
在IC制程中有时需要精确地控制杂质的浓度及深度，﹒此时即不宜由扩散之方式为之，故以\"离子植入机°解离特定气体后调整离子束电流(BEAM CURRENT)，计算电流X时间得到所植入杂质的浓度并利用加速电压控制植入的深度。 Ion Implanter离子植入
由于加速器及真空技术的发展，离子布植机成为本世纪高科技产品之一，取代了早先的预置制程。 ．其好处有：
1.可精确控制剂量。
2.在真空下操作，可免除杂质污染。 3.可精确控制植入的深度。 4.是一种低温的制程，
5.只要能游离，任何离子皆可植入。 Isotropic Etching等向性蚀刻
在蚀刻反应中，除了纵向反应发生外﹒横向反应亦同时发生(见下图)，此种蚀刻即称之为等向性蚀刻，一般化学湿蚀刻多发生此种现象。
11
PhotoResistHorizontalVertical
干式蚀刻，其蚀刻后的横截面具有异向性蚀刻特性 (Anisotropic)，即可得到较陡的图形﹒如下：
19
PhotoResist
ITY Integrated Test Yield
为界定产品从wafer fab 至组装、测试所有流程的良率， 其定义为 :
Integrated Test YLD
＝ Wafer Yield * MPY * ATY Note： MPY：Multi-Probe Yield ATY：Assembly Test Yield LATCH UP栓锁效应
当VLSI线路密度增加，LATCH-UP之故障模式于MOS VLSI中将愈来愈严重，且仅发生于CMOS电路，所有CMOS线路西寄生晶体管所引起的LATCH UP问题称之为SCR (SILICON-CONTROLLED RECTIFIER)
+
LATCH-UP，在SI基体内CMOS中形成两个双载子晶体管P-N-P-N形式的路径，有如一个垂直的P-N-P与
+
一个水平N-P-N晶体管组合形成于CMOS反相器，如果因电压降过大，或受到外界电压，电流或光的触发时，将造成两个晶体管互相导过而短路，严重的括，将使IC烧毁，故设CMOS路防止LATCH-UP的发生是当前IC界最重要的课题。 Layout布局
Layout：此名词用在IC设计时，是指将设计者根据客户需求所设计之线路，经由CAD(计算机辅助设计)，转换成实际制作IC时，所需要之光罩布局，以便去制作光罩。因为此一布局工作﹒关系到光罩作出后是和原设计者之要求符合，因此必须根据一定之规则，好比一场游戏一样，必须循一定之规则，才能顺利完成﹒而布局完成后之图形便是IC工厂制作时所看到的光罩图形。
Liner Oxide
通常会在STI HDP之前用热氧化的方式生长一层OXIDE。 其作用是：
a.一方面在STI ETCH后对SI会造成损伤，生长一层LINER OXIDE可以修补沟道边缘Si表面的DAMAGE b.在HDP之前修复尖角，增加接触面
c.同时HDP DEPOXIDE是用PLASMA,LINER OXIDE也作为HDP时的缓冲层。
把角度变得圆滑一点，修复晶格，修复破损，防止漏电流。因为前一步有Etch step. Load Lock传送室
用来隔绝反应室与外界大气直接接触，以确保反应室内之洁净，降低反应室受污染之程度。一般用于电浆蚀刻及金属溅镀等具有真空反应室之设备。Load Lock和无Load Lock之差异如下图
20
ChamberVacuumChamberVacuum orAtmosphericChamberLoadLockLoadLockAtmosphericCasetteCasette
系统起初-¯²´门均关闭 ，其传送芯片之动作为：¬传送芯片→-打开Load Lock A→将芯片放人®，关闭-，
抽真空→打开¯，将芯片 入反应室°，抽其空→开始蚀刻或溅镀→蚀刻OK→打开²，将芯片移至³→,关上²，抽真空，再破真空→打开´ Load Lock B→送出芯片→关上´真空→系统恢复起初状。 无Load Lock者缺®与³， Lot Number批号
批号乃为线上所有材料之\"身份证\"，key in批号如同申报流动户口，经由SMS 系统藉以管制追踪每批材料之所在站别，并得以查出每批材料之详细相关资料，故为生产过程中之重要步骤。批号为7码，其编排方法如下 :
XX 年号 03 04 05
XXXX 流水序号 00001 00002 00003
以下类推
*批号之产生乃于最初投片时由SMS系统自动产生。
LPCVD（LOW PRESSURE）低压化学气相沉积
LPCVD 的全名是LOW PRESSURE CHEMICAL VAPOR DEPOSITION, 即低压化学气相沉积。
这是一种沉积方法。在IC制程中，主要在生成氮化硅，复晶二氧化硅及非晶硅等不同材料。 LP Sinter低压烧结
低压烧结 (Low Pressure Sinter, LP Sinter)，指在低于大气压力下 (一般为50Pa或更低)，加热组件。目地在使金属膜内之原子，藉由热运动重新排列，以减少原有之晶格缺陷，形成较佳之金属结晶颗粒以增加膜之品质。
由于在低压下热传导之途径主要为幅射 (Radiation)而非对流 (Convection)或传导 (Conduction)，因此控温之方式须选以加热线圈为监控温度 (Spike Control)而非实际芯片或管内之温度 (Profile Control)，以避免过热 (Over-Shooting)之现象。
21
LPY Laser Probe Yield雷射修补前测试良率
针测出能够被雷射修补后，产生出全功能的芯片﹒以便送入雷射修补机，完成雷射修补的动作。此测试时由全功能芯片所计算出之良品率称之。由于芯片上有缺失，无法所有的芯片一开始就是全功能芯片，须要经过雷射修补前测试，计算出缺陷多寡及位置，以便进行雷射修补，将缺陷较少的芯片修补成全功能芯片。（缺陷超过一定限度时无法修补成全功能芯片） MASK光罩
MASK之原意为面具，而事实上，光罩在整个IC制作流程上，所扮演之角色，亦有几分神似。
光罩主要之用途，在于利光阻制程，将我们所需要之图形一直复印在芯片上，制作很多之IC晶方。 而光罩因所用之对准机台， 也分为1X, 5X, 10X, MASK（即1:1, 5:1, 10:1）等，而根据其制作之材质又可分为石英光罩（QUARTY），绿玻璃光罩等。 Micro, Micrometer, Micron微，微米
Micro 为10, 1 Micro＝10
-6
1 Micrometer＝10 m＝1 Micron＝1μm
-6
通常我们说1μ即为10 m。
-8-8
又因为1Å＝10 cm＝10m （原子大小）
故1μ＝10,000 Å 约为一万个原子堆积而成的厚度或长度。 Misalign对准不良
定义：这层光阻图案和上层（即留在芯片上者）图案叠对不好，超出规格。； 原因：人为，机台，芯片弯曲，光罩‥．
种类：例如:下列对准状况，可依照不同层次的规格决定要不要修改。 MOS金属半导体
构成IC的晶体管结缸可分为两型一双载子型(bipolar)和MOS型(Metal-Oxide-Semiconductor)。双载子型IC的运算速度较快但电力消耗较大，制造工程也复杂，并不是VLSI的主流。
而MOS型是由电场效应晶体管(FET)集积化而成。先在硅上形成绝缘氧化膜之后，再由它上面的外加电极(金属或复晶硅)加入电场来控制某动作，制程上比较简单，也较不耗电，最早成为实用化的是P-MOS，但其动作速度较慢，不久，更高速的N-MOS也被采用。一旦进入VLSI的领域之后﹒NMOS的功率消耗还是太大了，于是由P-MOS及N-MOS组合而成速度更高、电力消耗更少的互补式金氧半导体(CMOS，Complementary MOS) 遂成为主流。 MPY Multi Probe Yield多功能针测良率
针测出符合电器特性要求的芯片，以便送到封包工厂制成内存成品;此测试时得到的良品率称之。 每片晶圆上并不是每一个芯片都能符合电器特性的要求，因此须要多功能针测以找出符合要求的芯片。
MTBF Mean Time Between Failure故障平均时间
MTBF为设备可靠度的评估标准之一，其意指设备前后发生故障的平均时间。MTBF时间愈短表示设备的可靠度愈佳，另外MTTR为Mean Time to Repair为评估设备修复的能力。
Native oxide(原生氧化层)清除
硅原子非常容易在含氧气及水的环境下氧化形成氧化层，称为原生氧化层。因此硅晶圆经过SC-1和SC-2溶液清洗后，由于双氧水的强氧化力，在晶圆表面上会生成一层化学氧化层。为了确保闸极氧化层的品质，这表面氧化层必须在晶圆清洗过后加以去除。稀释氢氟酸水溶液被用以去除原生氧化层，去除氧化同时，含在硅晶体圆表面形成硅氢键，而呈现疏水性（hydrophobic）表面。 N2, Nitrogen氮气
空气中约4/5是氮气，氮气是一安定之惰性气体，由于取得不难且安定，故Fab内常用以当作Purge管路，除去脏污、保护气氛、传送气体(Carrier Gas)、及稀释(Dilute)用途，另外﹒氮气在零下 196℃(77°F)以下即以液态存在，故常被用做真空冷却源。
22
-6
-6
N P type SemiconductorN P型半导体
一般金属由于阻值相当低(10Ω-cm以下)，因此称之为良导体﹒而氧化物等阻值高至10Ω-cm以上
-2-5
﹒称之非导体或绝缘体。若阻值在10~10Ω-cm之间﹒则名为半导体。
IC工业使用的硅芯片，阻值就是在半导体的范围，但由于Si(硅)是四价键结(共价键)的结构，若掺杂有如砷(As)﹒磷(P)等五价元素，且占据硅原子的地位(Substitutional Sites)﹒则多出一个电子，可用来导电﹒使导电性增加，称
之为N型半导体。若掺杂硼(B)等三价元素﹒且仍占据硅原子的地位，则键结少了一个电子，因此其它违结电子在足够的热激发下，可以过来填补，如此连续的电子填补﹒称之为定电洞传导，亦使硅之导电性增加，称之为P型半导体。
因此N型半导体中，其主要常电粒子为带负电的电子，
而在P型半导体中，则为常正电的电洞。在平衡状况下(室温)不管N型或P型半导体，其电子均与电洞浓度的乘积值不变。故一方浓度增加，另一方即相对减少。 NSG Nondoped Silicate Glass无渗入杂质硅酸盐玻璃
NSG为半导体集成电路中之绝缘层材料，通常以化学气相沉积的方式生成，具有良好的均匀覆盖特性以及良好的绝缘性质。
主要应用于闸极与金属或金属与金属间高低不平的表面产生均匀的覆盖及良好的绝缘，并且有助于后续平坦化制程薄膜的生成。
Numerical Aperture. NA数值孔径 N.A﹒
NA值是投影式对准机，其光学系统之解析力(Resolution)
-2
5
nFocalPlanqfDD: lens diameterf: focal lengthn: refractive index好坏的一项指针。NA值愈大，则其解析力也愈佳。
亦即，镜片愈大，焦距愈短者，解析力就愈佳，但镜片的制作也就愈难，因为易产生色差(Chromatic Aberration)及像畸变(Distorsion)，以CANON Stepper为例，其NA=0.42 ，换算成照像机光圈值，f/#＝1/2×0.42＝1.19，如此大的 光圈值，Stepper镜片之昂贵也就不足为奇了。 OEB Oxide Etch Back氧化层平坦化蚀刻
将Poly-1上之多余氧化层(Filling 0X)除去，以达到平坦化之目的。
23
FillingOxidePoly-1
Ohmic Contact欧姆接触
欧姆接触是指金属与半导体之接触，而其接触面之电阻值远小于半导体本身之电阻，使得组件操作时，大部分的电压降在于活动区(Active region)而不在接触面。 欲形成好的欧姆接触，有二个先决条件：
（1）金属与半导体间有低的界面能障(Barrier Height)
12 -3
（2）半导体有高浓度的杂质掺入(N ≧10cm)
前者可使界面电流中热激发部分(Thermionic Emission)增加;后者则使界面空乏区变窄，电子有更多的机会直接穿透
(Tunneling)，而同使Rc阻值降低。 若半导体不是硅晶，而是其它能量间隙(Energy Cap)较大的半导体(如GaAs)，则较难形成欧姆接触 (无
＋+
适当的金属可用)，必须于半导体表面掺杂高浓度杂质，形成Metal-n-n or Metal-p-p等结构。
ONO Oxide Nitride Oxide氧化层-氮化层-氧化层
半导体组件，常以ONO三层结构做为介电质 (类似电容器)，以储存电荷，使得资料得以在此处存取。 在此氧化层-氮化层-氧化层三层结构，其中氧化层与基晶层的接合较氮化层好，而氮化层居中，则可阻挡缺陷 (如pinhole)的延展，故此三层结构可互补所缺。
OPL （Op Life） Operation Life Test使用期限（寿命）
任何对象从开始使用到失效所花时间为失效时间 (Time of Failure: TF)， 对产品而言， 针对其工作使用环境 (Operation)，所找出的TF， 即为其使用期限(Operation Life Time)。其方法为 : AF = exp [ β (Estress-Eop) ] * exp [ Ea/K (l/Top -1/Tstress ) ] ‥(1)
-5
K＝8.63 * 10
9
Failure Rate λ（t）＝ no. of Failure * 10/ Total Test Time * AF *Device , Total Test Time * AF＝ Operation Hours
24
Failure RateInfantMortalityConstant FailureRate LifeWear-out(EFR)Early(IFR)IntrinsicFailure RateFailure RateTIME
OXYGEN氧气
无色，无气味，无味道双原子气体。在-183℃液化成浅蓝色的液体，在-218℃固化。在海平面上，空气中约占20%体积的氧，溶于水和乙醇，不可燃，可以助燃。 在电浆光阻去除中，O2主要用来去除光阻用。
在电浆干蚀刻中，O2,混入CF4气体中，可增加CF4气体的蚀刻速度。
目前O2气主要用途在于电浆光阻去除。利用O2在电浆中产生氧的自由基(RADICAL)，与光阻中的有机物反应产生CO2和H2O气体蒸发，达到去除光阻的效果。 P磷
．自然界元素之一。由15个质子及16个中子所组成。
+
．离子植入的磷离子，是由气体PH3，经灯丝加热分解得到的P离子，借着Extraction抽出气源室经加速管加速后﹒布植在芯片上。
．是一种N-type离子，用做磷植入，S/D植入等， PARTICLE CONTAMINATION尘粒污染
“尘粒污染”：由于芯片制造过程甚为漫长，经过的机器、人为操作处理甚为繁杂，但因机器、人为均或多或少会产生一些尘粒PARTICLE，这些尘粒一旦沾附到芯片上，即会造成污染影响，而伤害到产品品质与良率，此即“尘粒污染”。我们在操作过程中，应时时防着各项尘粒污染来源。 Particle Counter尘粒计数器
洁净室之等级是以每立方呎内之微粒数为分类标准，而计算微粒数的仪器即称尘粒计数器， Passivation OXIDE P/O护层
为IC最后制程，用以隔绝Device和大气。可分两种材料：a﹒大部分产品以PSG当护层(P Content 2-4%)，b.少部分以PECVD沉积之氮化硅为之。
因与大气接触，故着重在Corrosion(铝腐蚀)、Crack（龟裂）、Pin Hole(针孔)之防冶。
除了防止组件为大气中污染之隔绝之外，护层可当作下层Metal层之保护，避免Metal被刮伤。 P/D Particle Defect尘粒缺陷
Particle Defect尘粒缺陷为当今影响4M DRAW制程良率的最大主因，一般而言，Particle size如大于design rule的二分之一，足以造成组件的损坏。放在 clean room 的洁净度要求，操作人员的洁净纪律、设备本身的结构以及制程的条件和设备维修的能力，无一不为了降低particle 和提升良率而做最大的努力。 PECVD电浆CVD
CVD 化学反应所需之能量可以是热能、光能或电浆。以电浆催化之CVD称做PECVD。PECVD的好处是反应速率快、较低的基板温度及Step Coverage；缺点是产生较大的应力，现Feb内仅利用PECVD做氮
25
化硅护层。
PECVD英文全名为Plasma Enhancement CVD。 Pellicle光罩护膜
一般在光罩曝光过程中，易有微尘掉落光罩上，而使chip有重复性缺陷，放在光罩上下面包围一层膜，称之Pellicle。 好处如下：
1﹒微尘仅只掉落在膜上，光绕射结果对于此微尘影响图 按程度将降至最低。
PellicleFrameQuartzPatternPellicle 2﹒无须经清洗过程而只须用空气枪吹去膜上异物即可将异物(微尘)去除。
PELLICLE光罩保护膜
顾名思义，光罩保护膜之最大功能，即在保护光罩，使之不受外来脏污物之污染，而保持光罩之洁净；一般使用之材料为硝化纤微素，而厚度较常用的有2.85U，0.86U两种。 一般而言，可将PELLICLE分为两部份:(I)FRAME:骨架部分，支持其薄膜之支架，其高度称为STAND-OFF，一般而言，愈高其能忍受PARTICLE之能力愈高，但须配合机台之设计使用，(II)FILM：透明之薄膜，其厚度之均匀度，透光率是使用时重要之参数。
PELLICLE之寿命，除了人为损伤外，一般均可曝光数十万次，透光率衰减后才停用并更换。 光罩
PELLICLE膜 LENS SYSTEM PARTICLE WAFER
PELLICLE面之成像 PH3氢化磷
．一种半导体工业用气体。
＋＋
，经灯丝加热供给能量后，可分解成: P'，PH，PH2。(及 + H)
+
．通常 P最大。可由质谙谙场分析出来，做N-type之离子 布植用。
PHOTO 微影
微影的目的是将集成电路结构图形制作在光罩（mask）上，然后将光罩上的图形转印在涂布有机光阻（photo resist）薄膜的晶圆上，经过穿过光罩光线的照射及显影处理，光阻层便可呈现出与光罩上相同图形结构，并可将图形尺寸适当地缩小，以便在晶圆上制造出许多相同电路结构的集成电路产品。我们常以一个制程所需要经过的微影次数，或是所需要的光罩Mask数量，来表示这个制程的难易程度。另外我们也常以一个工厂的微影制程所能处理最小线宽的能力，来评断工厂的技术层次。如我们常说的0.25、0.18或0.13微米等制程，指的就是微影技术所能达到的最小线宽的制程。
26
PHOTORESIST光阻
\"光阻\"为有机材料，系利用光线照射，使有机物质进行光化学反应而产生分子结构变化，再使用溶剂使之显像。
目前一般商用光阻主要含二部份(1)高分子树脂(2)光活性物质，依工作原理不同可分为正，负型二类: (1)正型:光活性物质为DIAZOQUINOUE类，照光前难溶于碱液中，有抑制溶解树脂功能，照光后产生酸，反有利于碱液溶解，因此可区分曝光区与非曝光区。
(2)负型:光活性物质为DIAZlDE类，照后生成极不安定之双电子自由基，能与高分子树脂键结，而增加分子量，选择适当溶剂便可区分分子量不同之曝光区与非曝光区。
Al MetalSiNxSubstratePIXApply PIX, Soft bakeUVExpose PIXDevelop PIXCure PIXPilot Wafer试作芯片
Pilot Wafer为试作芯片，并非生产芯片 (Prime Wafer)。在操作机器前，为了确定机器是否正常所作的试片，或机器作完维修、保养后所作的测试用芯片均称为Pilot Wafer, 由于Pilot Wafer 所作出来的结果将决定该批的制程条件，故处理Pilot Wafer时， 所抱持的态度必须和处理Prime Wafer一样慎重。 PIN HOLE针孔
在光阻制程所谓的针孔，就是在光阻覆盖时，光阻薄膜无法完全盖住芯片表面，而留有细小如针孔般的缺陷，在蚀刻制程时，很可能就被蚀刻穿透，而致芯片的报废。
在以往使用负光阻制程时，由于负光阻粘稠性较大，覆盖较薄，因此，容易出现针孔，故有些层次(如 CONTACT)，必须覆盖两次，才能避免针孔的发生。
目前制程大多使用正光阻，覆盖较原，已无针孔的问题存在，QC亦不做针孔测试。
27
Plasma Etching电浆蚀刻
在干蚀刻(Dry Etch)技术中 ，一般多采用电浆蚀刻(Plasma Etching)与活性离子蚀刻(Reactive Ion Etching)，通常电浆蚀刻使用较高之压力(大于200mT)及较小之RF功率，当芯片浸在电浆之中，曝露在电浆之表层原子or分子与电浆中之活性原子接触并发生反应而形成气态生成物而离开晶面造成蚀刻，此类蚀刻即称之为电浆蚀刻。所谓电浆(Plasma)即为气体分子在一电场中被游离成离子(正、负电荷)、电子、及中性基(Radical)等，在纯化学反应中，吾人取中性基为蚀刻因子，在R.I.E时，取活性离子作为蚀刻因子。
PM Preventive Maintenance定期保养
设备正常运转期间停机，实施定期 (每天、每周、每月或每季等)的设备保养。例如:检修，上油，润滑，更换消耗材等。有良好的PM才能发挥高的设备运转效率，发挥设备最高的使用率。 POCL3三氯氧化磷
．一种用做N扩散用之化合物。
．通常以N2为\"载气\"(Carrier Gas)，带着POCL3和O2 (氧气)一起进入高温炉管，然后产主下列反应： 4POCL3 + 3O2 → 2P2O5 + 6Cl2 5P2O5 + 5Si → 4P + 5SiO2
在反应过程中，磷沉淀于硅表面，同时硅表面亦形成一氧化层。 POLY SILICON复晶硅
SILICON是IC制造的主要原料之一。通常其结构都是单晶(单一方向的晶体)。而本名词也是SILICON，只是其结构是复晶结构。即其结晶的结构是多方向的，而非单一方向。 POLY SILICON通常用低压化学气相沉积的方法沉积而得。其主要用途在作MOS的闸极及单元的连接。 P0X聚醯胺膜含光罩功能
POX为PIX/PO Reticle Combine 之略写，即PIX除具缓冲
护层之作用，同时可做PO Pattern 用之光阻。PIX, 本身为一负光阻。 其制造过程如附图。
+
28
Al MetalSiNxSubstratePIXApply PIX, Soft bakeUVExpose PIXDevelop PIXCure PIX Preheat预热
做金属溅镀时。第一个Station是用来预热芯片其目的有二:¬使芯片在大气中吸附的气体，藉加热加速其在真空中之排除(Outgas)，溅镀时，可以有较干净的界面。-芯片温度高，溅镀之金属原子可以有
较高的移动率，而使表面扩散较完全，有较好的表面覆盖性(Step Coverage)。 但预热的温度有其限制，高的溅镀温度使得金属与硅之接触电阻(Rc)升高，也使得金属突起(Hillock)变得严重，而让表面反射率变差。在金属闸(Metal Gate)产品，也发现温度不同会造成其临界电压(VT)的改变。 pressure压力
气体分子撞击反应室之器壁所产生之力量。气体分子愈少、压力愈低。反之气体分子愈多、压力愈高。 ．如压力之大气压力(1 atm)时，表示真空，其压 力单位即为真空度。
1大气压=latm=760mmHg水银柱压力 1 Torr (托) = 1/760 atm=lnnHg
．如压力＞大气压力时，即用单位面积所受的重 量表示。
29
如Kg/cm，或psi(lb（磅）/in2（吋））。 一般电浆蚀刻机之压力为5Omillitorr ~ 0.5rorr
一般使用之气瓶之压力约为5OOpsi~ 2OO0psi。
PVD (Metal)
经由半导体制程所制作出的各种组件如电容、电阻、晶体管等，必须根据电路设计要求，将这些组件用金属薄膜线连接起来，形成具有各种功能的集成电路产品。制作金属薄膜有许多方法，主要可分为物理气相沉积法(PVD)及化学气相沉积法(CVD)。 在物理气相沉积法中，对欲沉积薄膜的材料源施加热能或动能，使之分解为单原子或原子聚合体，并结合或凝聚在硅晶圆表面，形成薄膜。物理气相沉积法主要可分为三种： 电阻加热蒸镀法 电子鎗蒸镀法 溅镀法 。在我们的FAB使用的是溅镀法，利用高能量的粒子(经由电场加速的正离子)轰击固态靶的表面，靶原子与这些高能粒子交换能量后，由表面飞出，沉积在硅晶圆上，形成薄膜，这种方法称为溅镀。当组件尺寸缩小，利用物理气相沉积法填充金属于孔洞内，步阶覆盖（step coverage）效果不佳，不良的步阶覆盖会导致镀膜内产生孔洞，利用化学气相沉积取代物理气相沉积方式，可以得到良好的步阶覆盖，并可降低孔洞的形成机率。
有两种方式可以用来进行钨金属的化学气相沉积，其一是覆毯式钨金属化学气相沉积，另一则是选择性钨金属化学气相沉积。钨金属的化学气相沉积一般来说可以在热壁、低压的系统，或是冷壁、低温的系统来进行。钨金属可以用WF6 或WCl6 来做选择性沉积，前者是较佳的选择。WF6 在室温下为液态，当WF6 与硅、氢或硅烷反应时，可被还原成钨金属。W-CVD基本反应是如下： (1)WF6+3H2>→W+6HF (2)2WF6+3Si→2W+3SiF4
(3)WF6+SiH4→W+SiF4+2HF+H2
RCA清洗法
RCA清洗法为美商RCA公司所发展之硅晶圆清洗技术，于1965年应用于RCA组件制作上，并于1970年发表其清洗过程。RCA清洗方法为二段步骤：湿式氧化及错合反应。RCA清洗法可以有效去除晶圆上尘粒、有机物及金属离子污染，一般亦称之为标准清洗。 Reactive Ion Etching R.I.E活性离子蚀刻
在电浆蚀刻时，电浆里包含了活性原子、活性离子 (正离子)及电子，当压力较低(小于100mT)且气体两端所加之电压(RF Power)够高时，活性离子即被迅速加速冲向电极上之芯片，。而撞击晶面上曝露在电浆中的表层，将表层之原子击出，再与活性原子反应因而造成蚀刻，此类之蚀刻即称之为活性离子蚀刻。 RECIPE程序
RECIPE在字典的解释是医生的处方，厨师的食谱。在IC制程中，则意指制程的程序。IC制造中各个步骤都有不同的要求:如温度要多少?某气体流量多少?反应室的压力多少?等等甚多的参数都是RECIPE内容的一部份。 REFLOW回流
回流是IC制程中一种特殊技术。作法是将磷或硼或两者合一，掺入二氧化硅中(常用CVD方式)。之后，将芯片推入高温炉管一段时间，该二氧化硅层(PSG BPSG或 BSG) 即会\"流动\"，使芯片表面变得较平坦。此即回流平坦化技术。回流取该氧化层\"重新流动\"之意。 Registration Error注记差
2
30
Registration Error IC芯片的两个层次之间，必须要正确地叠在一起，此二层次图案离完全正确对准之差距，即称为Registration Error (注记差)；如下图之光标(Vernier)即为显示注记差之程度：
RELIABILITY可靠性
可靠性实在有很多方法来描述，但我们只针对两个观点来讨论。一般来说，可靠性就是客户对我们的产品，在他们使用一段很长的时间之后，仍能符
合他们的信赖与期待。更精确的描述就是我们的产品在我们所要求的特殊环境的测试，经过一段很长时间之后，仍能确保IC功能，函数的正常操作称之为可靠性合格产品。
测试的项目很多，但总离不开，电压、温度机械应力，湿度及压力等。 Repeat Defect重复性缺点
重复性缺点 (Repeat Defect)系指同一芯片内每一个Field(曝光区)的相同位置均出现相同之缺点。 重复性缺点仅发生于Stepper曝光之产品。 重复性缺点所产生的现象可分为二种： 1. 1.光罩图案缺失:造成芯片图案缺失；
2. 2.光罩表面或Pellicle表面污染:造成重复性显影不良。 重复性缺点对产品良率有很大的杀伤力，例如一个Field内有8个晶方，若有一个晶方图案有缺失，就会造成产品良率1/8之损失，因此重复性缺点是VLSI的头号杀手。 Resistivity阻值
．物理学上定义阻值(Ω，即欧姆)为
IV R＝ΔV/I
在物体两截面上通以定电流V，量得电压降ΔV，则ΔV /I即为这物体的阻值。 ．但在半导体工业上，这样定义阻值并无太大实用价值。我们只关心芯片表面薄薄一层\"动作区\" (Active Area)的阻值。
于是另外定义一\"薄层阻值\" (Sheet Resistance)，以四点针测的方法量取ΔV及I(见四点针测一文)。
Rs = ΔV/I (ΔV /口) 定义为芯片的阻值。
31
Resolution解析力
解析力在IC制程的对准及印刷(Align & Print)过程中占着相当重要的地位，尤其演进到VLSI后，解析力的要求就更高了，它是对光学系统(如对准演、显微镜、望远镜等)好坏的评估标准之一，现今多以法国人雷莱(Rayleigh)所制定的标准遵循之。
定义--物面上两光点经光学系统投于成像面上不会模糊到只被看成一点时，物面上两点间之最短距
Optical SystemFocal Plane离。若此距离愈小，则解析力愈大(通常镜面大者，即NA大者，其解析力也愈大)
解析力不佳时，例如对准机对焦不清(Defocus)时，就会造成CD控制不良，Metal桥接，Contact瞎窗或开窗过大等。
MinimumDistanceReticleStepper LensSystemPatternon WaferReticle光罩
为使 IC 各个线路在芯片上成形(PATTERN)，则必须有规范露光及遮光区域 (规范曝光成形) 的罩子， 此称为光罩。
Rework/Scrap/Waive修改/报废/签过
修改: 分ADI修改，AEI修改
ADI修改：将光阻去除，重新上新光阻， 以定义新的或精确的图形。 AEI修改：将己沉积或氧化的厚厚膜或薄 层去除，重新沉积或氧化。 报废:芯片受污染或流程不合规范上之规定，造 成芯片有无良率之可能，则停止流程不继
32
续生产。谓之。
签过:当芯片流程至某步骤时，发现图形或规格 不合于规范内之规定，但其影响不致使晶 片达报废之程度，可由工程师签署，继续 流程。 Run in/out挤进,挤出
对准不良的一种;
挤进(Run in):不管是在水平或垂直方向芯片中央 附近对准良好，而两边图案向中央 挤进。
挤出(Run out):不管是在水平或垂直方向芯片中央附近对准良好，而两边图向中央挤出。
如上图所示。绿色表Run out;红色表Run in。
SAC OX 牺牲氧化层
a. Repair plasma damage Si surface; b. SAC oxide for implant layer buffer,
C. 防止有机PR直接与Si接触，造成污染。PR中所含的有机物很难清洗。也为下一步的IMP作阻挡层，防止离子IMP时发生穿隧效应。 使dopant profile得到较好的控制. SC1清洗
Standard clean 1 或简称SC-1为标准清洗的第一段制程，由5份去离子水+1份30％双氧水 ＋1份29％氨水组成之碱性过氧化物混合液，加温至摄氏70 - 80度清洗，过后再以去离子 水冲洗（rinse）。SC-1溶液作用为去除晶圆表面之尘粒吸附，并可氧化及去除轻微的有机物污染及部份金属原子污染。
SC2清洗
Standard clean 2 或简称SC-2为标准清洗第二步骤，由6份去离子水+1份30％双氧水 ＋1份37％盐酸组成之酸性过氧化物混合液，加温至摄氏70 - 80度清洗，过后再以去离 子水冲洗（rinse）。SC-2溶液可溶解碱金属离子和铝、铁及镁之 氢氧化物，此乃藉由盐酸中氯离子与残留金属离子形错合物而溶 解于水溶液中。 Scrubber刷洗机
1.在沉积或蚀刻制程之后常会有些微尘落在芯片表面，此种P/D可刷洗去除，避免对良率的伤害。
33
2.依照膜的性质，及机台的特性不同，通常我们有下列5种不同刷洗方式: -去离子水冲洗 -毛刷刷洗 -高压水刷洗
-毛刷加高压水刷洗 -芯片双面刷洗
SEM Scanning Electron Microscopy电子显微镜
电子头微镜的解像能力介于光学显微镜与穿透式电子显微镜之间，可用于检验固体试片，由于视野纵深
Power SupplyCathodElectroneWehnellGunAnodeElectron BeamElectron FocusLensElectron OpticalSystemElectron FocusLensSampleGainCRTScanGeneratorVideoAmp.Detector长，可显示清晰三度空间像。
SEM最常用之运作方式为发射电子束方式（EMISSIVE MODE)，电子由灯丝放出，而由约5 - 3OKV之电压加速 ，再经过电磁透镜使电子束聚集，照射至试片表面。一般使通过扫描线圈之电流同时通过相对应之阴极线管偏折电子束，而在萤光幕上产生相似而较大之扫描动作，达到放大之作用。 Selectivity选择性
两种材抖，分别以相同的酸液或电浆作蚀刻其两蚀刻率之比值，谓之: 例如，复晶电浆蚀：
对复晶之蚀刻率为2OO0Å /min (分) 对氧化层之蚀刻率为20OÅ /min (分) 则复晶对氧化层之选择性:S 20OO Å/min
S= ＝10 2OO Å/min
选择性愈高表示蚀刻特性愈好，一般干式蚀刻选择性较化学湿蚀刻为差，吾人取较高的选择性之目的即在于电浆蚀刻专心蚀刻该蚀刻之氧化层，而不会伤害到上层光阻或下层氧化层，以确保蚀刻之完整性。
Silicide硅化物
一般称为硅化物 (Silicide)，指耐火金属 (Refratory Metal)之硅化物，如钛(Ti)、钨(W)、钼 (Mo)等元素硅(Si)结合而成之化合物 (TiSi2、WSi2、MoSi2)。
34
硅化物应用在组件之目的，主要为降低金属与硅界面、闸极或晶体管串连之阻抗，以增加组件之性能。以钛之硅化物为例，其制造流程如下所示：
Poly SiGateOxideTiOxideTiSi2Oxide
Silicide金属硅化物
Oxide \"Silicide\"通常指金属硅化物，为金属舆硅之化合物。在微电子工业硅晶集成电路中主要用为： (1) 导体接触(Ohmic Contact)
(2) 单向能阻接触(Schottky Barrier Contact) (3) 低阻闸极(Gate Electrode) (4) 组件间通路(Interconnect)
在VLSI(超大型积逞电路)时代中，接面深度及界面接触面积分别降至次微米及1-2平方毫米。以往广泛应用为金属接触的Al，由于严重的穿入半导靠问题，在VLSI中不再适用。再加上其它技术及应用上的需求，金属硅化物在集成电路工业上日益受重视。 用于集成电路中之金属硅化物限于近贵重(Pt，Pd，Co， Ni，…)及高温金属(Ti，W，Mo，Ta)硅化物。 SILICON硅
硅--SI (全各SILICON)为自然界元素之一种，亦即我们使用的硅芯片组成元素，在元素周期表中排行14，原子量28.09，以结晶状态存在(重复性单位细胞组成)，每一单位细胞为田一个硅原子在中心，与其它4个等位硅原子所组成之四面体(称为钻石结构)如图标中心原子以其4个外围共价电子与邻近之原子其原形或其价键之结合。硅元素之电子传导特性介于金属导体与绝缘体材料之间(故称半导体材料)，人类可经由温度之变化，能量之激发及杂质渗入后改变其传导特性，再配合了适当的制程步骤，便产生许多重要的电子组件，运用在人类的日常生活中。 SILICON NITRIDE氮化硅
氮化硅是SIxNy的学名。这种材料跟二氧化硅有甚多相似处。氮化硅通常用低压化学气相沉积法或电浆化学气相沉积法所生成。
前者所得之薄膜品质较佳，通常作IC隔离氧化技术中的阻隔屑，而后者品质稍差，但因其沉积时温度甚低，可以作IC完成主结构后的保护层。
SMS Semiconductor Manufacturing Systems半导体制造系统
此SMS-半导体制造系统为德州仪器公司 (TI)为辅助半导体的生产制造而发展出的一计算机软件系统，其主要功能包含有： 1)制程变更控制
2)制程数据搜集与统计图表 3)制程与操作规格制定 4)机台维护追踪 5)生产计划制定 6)线上统计报表 7)在制品操作与追踪 8)自动化系统接口
35
Soft Ware, Hard Ware软件，硬件
大略而言，所谓硬件可泛指像PC-BOARD，机台外壳等一些零组件;而软件一般指运用程序，指令一套完整之控制系统，可经由程序、指令之修改而修改，以人为例子，软件就好比脑中之记忆、思想，可控制整个身体各部分之动作，而硬件就好比人的手、足、眼、耳等器官;由以上之比喻，可知道软件、硬件是相辅相成，缺一不可。 近来尚有一种介于Soft Ware、Hard Ware之间，称为Firm-Ware，他的功用，就相当于把软件写入(比如PROM)。以加快速度，因此软、硬间的区分也变得较不明显了。 S.O.G. Spin on Glass旋制氧化硅
旋制氧化硅 (Spin on Glass)是利用旋制芯片，将含有硅化物之溶液均匀地平涂于芯片上，再利用加热方式与溶剂驱离，并将固体硅化物硬化成稳定之非晶相氧化硅。其简单流程如下: 旋转平涂→加热烧烤→高温硬化 (~450℃)
旋制氧化硅是应用在组件制造中，金属层间之平坦化(Planization)，以增加层与层之间的接合特性，
Spin on Glass Inter LayerDielectric (ILD) Inter LayerDielectric (ILD)MetalMetalMetal避免空洞之形成及膜之剥裂。 其结构如图表示:
S.O.J. Small Outline J-Lead Package缩小型J形脚包装 I. C.
因外脚弯成\"J\"字形，且外伸长度较一般I.C﹒为小而得名。是记忆I.C﹒的普遍化包装形态，为配合表面粘着技术的高集积度要求而诞生。 SOLVENT溶剂
1﹒两种物质相互溶解混合成一种均匀的物质时，较少的物质被称为溶质，较多的物质，被称为溶剂。例如:糖溶解于水中．变成糖水，则糖为溶质，水为溶剂，混合的结果，称为溶液。 2﹒溶剂分有机溶剂典无机溶剂两种:
2-1．有机溶剂:分子内含有碳(C)原子的，称为有机溶剂，例如:丙砚 (CH3COCH3),IPA(CH3CHOHCH3)
2-2．无机溶剂:分子内不含有碳(C)原子的称为无机溶剂 例如:硫酸(H2SO4)，轻氟酸(HF)
3．在FAB内所通称的溶剂，一般是指有机溶剂而言 SPECIFICATION(SPEC)
规范是公司标准化最重要的项目之一，它规定了与生产有关事项的一切细节，包括机台操作，洁净室，设备及保养，材料，工具及配件，品管，可靠性，测试‥‥等等。
IC制造流程复杂，唯有把所有事项钜细靡遗的规范清楚，并确实执行，才可能做好品质管制。所有相关人员尤其是现场操作人员底随时确实遵照规范执行，检讨规范是否合理可行，相关规范是否有冲突，以达自主管理及全员参与标准化之目标。 Spice ParameterSPICE参数
SPICE是一个分析非线性DC、非线性瞬间AC和线性AC行为的电路仿真程序。其由各种不同的半导体组件模式计算之，有DIODES，BJT'S，JFET'S， MOSFET'S等。利用此种模式计算仿真实际半导体电路的工作情形。而使用于这些模型上的计算参数统称「SPICE参数」。
36
Spreading Resistance Analysis展布电阻分析 S.R.A.
在一些情况下，可利用S.R.A.方法来得到其Resisitivity：
++
（1）n on n layer, p on p layer （2）n on n layer, p on p layer （3）depth profiling （4）lateral profiling （5）very small areas
在量测Resistivity 的方法有恨多，但若要降低校正，则一定要使用到Point-Contact Probe的展布
IV电阻。
下列是一些不同展布电阻Probe安排：
IVBroad Area Contact是作為Current-return path.
两个极接近点接触，所量得电阻值，是两个展布电值的和（具有再造性的问题）优点是有compact及self
IVcontained
Current in與Current out有各別的Point-contact Probe,而一Probe為電圧位降。
37
SPUTTERIWG溅镀
溅射乃是带能量的离子撞击物体，致使表面的原子飞散出来，附着于基板上形成薄膜之现象。当所加电流为直流时，称为直流溅射(D.C. SPUTTERING)：所加电流为射频时，称为射频溅射(RADIO FREOUENCY SPUTTERING)。
基于经济及效率观点，氩气为最常采用之气体。当氩气被快速电子碰撞时产生氩离子，此时电子数目增加并且同时受电场再加速，以便再次进行游离反应，如此不去如同雪崩 (AVALANCHE)一样产生辉光放电(GLOW DISCHARGE)，氩气离子受阴极(靶材)吸引，加速碰撞靶材，将表面原子打出而吸附在基板上。 由于溅射有薄膜厚度容易控制，组成均匀，表面相当平滑等优点，因此被电子工业广泛地使用。 SSER System Soft Error Rate Test系统暂时性失效比率测试
Soft Error为所有挥发性组件之共有特性。对 DRAM而言，每记忆细胞 (Memory Cell)所存电荷 (charge-to-sense)存在一可开关的接面 (Junction)， 以空乏 (depleted) 的状态存在。 当该细胞有高能粒子源 (e.g. α-particle From molding compound) ，使所存电荷消失或减少到无法侦测时，该细胞便暂时失效。 STEP COVERAGE阶梯覆盖
“STEP COVERAGE”系指芯片上各层次间各项薄膜、 沉积材料等，当覆盖、跨越过底下层次时，由于底下层次高低起伏不一，及有线条粗细变化，致会造成此薄膜、沉积材料在产品部份区域(如高低起伏交界处)覆盖度会变差，此变差的程度，即为\"STEP COVERAGE\"一般系以材料之厚度变化比表示： STEP COVERAGE = 厚度最薄处/厚度最厚处 此比例愈接近l愈佳，反之愈差
正常言均应达50%以上。 Stepper步进式对准机
Stepper(步进式对准机)系Step Projection Aligner之简称。
Stepper与Project Aligner原理类似，只是将每片芯片分为20~60次曝光完成。 Stepper使用自动对准，不但迅速、精准，且可始用计算机计算、补偿。对准方式可分为 Global、 Die by Die、Advanced Global Alignment。 此三种方式均可补偿因芯片形变造成之对准不良 (如Run in/Run out)。
Stepper亦可按缩影比例，分为1X、5X、10X三种。以最常见之5X为例，光罩上一条5μ 之直线，曝在芯片上，仅lμ而已。 STI
Shallow Trench isolation(浅沟道隔离), 在0.25um制成以后，STI是标准的绝缘隔离制成。因SIN与SI间的应力很大，需要一层oxide作为缓冲层，STI可以当做两个组件（device）间的阻隔, 避免两个组件间的短路.
Surface States表面状态
表面状态是介在Si-SiO2界面的正电荷，也叫做Interface States。
形成表面状态的原因，是作氧化步躬时Si会从表面移去而与O2反应。当氧化停止时，有些离子Si会留在靠近界面处。这些未完全键结的Si离子会沿着表面形成一条正电荷Qss。电荷大小决定于下列因素：氧化速率、后续热处理步骤及Crystal Orientation。
10210
在{111}表面，良好的氧化步骤下，其表面状态密度的为5xlO。charges/cm(i.e. Qss＝5xlOq）。 而对于{100}的表面状态密度约为{111}表面的1/3。 SWR Special Work Request
SWR为特殊工作要求单。生产线为了区划正常流程芯片和工程实验芯片，将工程师依规定申请实验的芯片批称为SWR Lot，通常SWR Lot系用来解决制程问题，或评估新机器、制程而试作的芯片。 TARGET靶
译意为靶，一般用在金属溅镀(SPUTTERING) 也就是以某种材料，制造成各种形状，用此靶，当做金属薄膜溅镀之来源。
38
TDDB Time Dependent Dielectric Breakdown介电质层崩溃的时间依存性
利用介电质崩溃时间(Time to Breakdown)TBD 与外加电场(电压)的线性模型，作加速测试(Accelerated Test)，对产品(介电质)寿命(Life Time)作一估算。
–β Eox
TBD αe ………… （1）
–β（Eext-Eop）
AF＝e ……… （2）
TIME TO BREAKDOWNAPPLIED VOLTAGELife Time＝T-50*AF… （3）
TECN Temporary Engineering Change Notice临时性制程变更通知
临时工程变更通知 (ECN)为工程师为了广泛收集资料，或暂时解决制程问题，而做的制程变更，此一临时性的变更将注明有效期限，以利生产作业。
英又名称：TEOS Tetraethylor Thosilicate四乙基氧化硅 l﹒化学式：Si (OC2H5)4，于常温下为液体态。
2﹒用途：于经化学反应后，可生成一层二氧化硅， 在IC里通常被当作绝缘府使用。 3﹒反应方式：-高温低压分解反应 -常温加入触媒分解反应 -电浆促进分解反应
Threshold Voltage临界电压
当我们在MOS晶体管之源极（Source）及汲极（Drain）加一个固定偏压后，再开始调整闸极（Gate）对基质（Substrate）的电压，当闸极电压超过某一个值之后，源极和汲极间就会产生电流而导通（Turn on），则我们就称此时的闸极电压称为临界电压（Threshold Voltage）。 *NMOS晶体管的临界电压相对于基质为正。 *PMOS晶体管的临界电压相对于基质为负。
一般在制程上我们会影响临界电压的因素主要有二：
1. 1.闸极氧化层厚度：Gate Oxide越厚，则Vγ（绝对质）越高。 2. 2.基质渗杂的浓度：Vγ植入Dose越高，则Vγ越高。
39
Through Put产量
Through Put为单位工时之产出量，例姐某机器每小时生产100片，则称其Through put = lOO片/小时。如果每天运作21小时，则每天的Through put为2100片/天。
IC工业系许多昂贵且精密的设备投资，故必须充分利用，维持生产的顺畅，发挥其最大的效能。故高的Through put为我们评估机器设备的一项很重要的因素之一。
除了设备上发挥其最大产能外，必须要配合人为的力量，如流程安排、故障排除、‥‥等，亦即必须\"人机一体\"才能发挥生产的整体效益，达到最高的生产力(Productivity)。
TMP TI Memory Prototype ,TMS-X TI Memory Standard Product内存产品样品(原型)，TI内存标准产品
在TI的产品出货控制 (Product Outgoing Control)中 ， 以Qualification(资格审定)为 其里程碑：
(l) Qual以前：均为TMP产品，见附表。
(2) Qual以后：分为TMS-A， TMS-B，TMS-C及Special， 其可靠度保证，客户分怖见附表。 Baseline product REL Assurance Major Customer Minor Customer Selected Customer
TOX氧化层厚度
\"TOX\"系THICKNESS OF OXIDE之缩写，即一般所谓氧化层厚度。
通常于氮化硅蚀刻，复晶及接触窗蚀刻完，均须作TOX之测量，藉以确认该层次蚀刻完是否有过蚀刻或蚀刻不足之现象。
Trouble Shooting故障排除
在生产过程，因为4M，即设备、材料、人为、方法等，造成之一切问题而阻碍生产。例如，机器Down机、制程异常…等。工程人员解决以上所发生的问题，使这些\"故障\"消弭于无形谓之Trouble Shooting，故障排除。
Undercut底切度
1.所谓\"底切度\"(Undercut)，乃是蚀刻时的专用术语，简单的说，Undercut便是原来所定义出来的图形间偏离度的大小。
V X X V V X V V X X X X V V V X X X X X X V V X X TMP X TMS-A TMS-B TMS-C SPECIAL V V V V Qualification 40
After EtchingdfdmMaskFilmSubstrate3. 3.以下图说明
如上图，原来定义之图形其宽度为dm，但蚀刻后变为df。故其Undercut = df- dm/2。
3.对于等向性蚀(Isotropic Etching),Undercut较大，而对于完全非等向性蚀刻(Full Anisotropic Etching)，其Undercut等于零，亦即能忠实地将原图形复制出来。
Uniformity均匀度
均匀度Uniformity是一种测量值的平均分布。藉以表示芯片内各测量点的数值或是芯片间其测量值的变化。在IC制程中，常用以表示薄膜厚度，线宽（CD）在整片芯片内或芯片间的分布。其表示方法
X1X2X3X4X5如下：
均匀度愈小，表示各点变化愈小。亦即表示芯片制程品质较佳，也是制程能力愈好的表现。
41
Vacuum真空
真空系针对大气而言，一特定空间内的部份气体被排出，其压力小于1大气压。 表示真空的单位相当多，在大气的情况下，通称为l大气压，也可表示为760torr或760mmHg或14.7psi。 真空技术中，将真空依压力大小分为4个区域： 1.粗略真空(Rough Vacuum) : 760~1 torr
-3
2.中度真空(Medium Vacuum): 1~10 torr
-3-7
3.高真空 (High Vacuum) : l0~10torr
-7
4.超高真空(Ultra-High Vacuum): 10torr以下
在不同真空，气体流动的型式与热导性等均有所差异，简略而言，在粗略真空，气体的流动称为粘滞流(Viscous Flow)。其气体分子间碰撞频繁，且运动具有方向性;在高真空或超高真空范围，气体流动称为分子流(Molecular Flow)，其气体分子间碰撞较少，且少于气体与管壁碰撞的次数，气体分子运动为随意方向，不受抽气方向影响。在热导性方面，中度真空之压力范围其与压力成正比关系﹒粗略真空与高真空区域，则无此关系。
VACUUM PUMP真空帮浦
凡能将特定空间内的气体去除，以减低气体分子数目，造成某种程度之真空状态的机件，统称为真空邦浦。
目前生产机台所使用的真空邦浦，可分为抽气式的有：旋片邦浦(ROTARY PUMP)，鲁式邦浦(ROOTS PUMP)，活塞邦浦(PISTON PUMP)，扩散邦浦 (DIFFUSION PUMP)。及储气式的有：冷冻帮浦(CRYO PUMP)，离子邦浦 (ION PUMP)。
Viscosity黏度
\"黏度\"一词专用于液体，意指当液体接受切应力时(指作用力方向与液体表面不垂直)，液体就会产生形变，所以便定义\"黏度\"来表示示体产生形变程 度的大小。
粘度是可以调整的，因为液体受切应力而形变是巨观形为的表现，所以在液体完全相溶前提下，可以加入不同粘度的溶剂来调整粘度。
VLF Vertical Laminar Flow垂直层流
在流体的流动状态中，可分为层流 (Laminar Flow)及紊流(Turbulent Flow) 两种。一名叫Osborne Reynold的人利用一简易的实验将其界定，而雷诺数即为层流及紊统的界定值。
一般流体流速较快者其流线 (streamiline)分子易受干扰，且雷诺数大易形成紊流，反之，则易形成层流。
(雷诺数，惯性力/粘滞力)。
在无尘室芯片制造场所内，其气流为稳定之层流，如此可将人员、机台等所产生之微尘带离。若为紊
Laminar Flow流，则微尘将滞流不去。因此在无尘室内机台的布置及人员的动作都以尽量不使空气流线产生紊流为原则。
42
Turbulent Flow
WELL/Tank井区
WELL即井区。在IC中的组件MOSFET(即金氧半场效晶体管)，常作两型(N及P)相接的方式，即CMOS技术。此时为区分这两种不同型的MOSFET
，就须先扩散两个不同型的区域于IC中。此种区域即称为WELL区。
WET (清洗)
由于集成电路内各组件及联机相当微细，因此制造过程中，如果遭到尘粒、金属的污染，很容易造成芯片内电路功能的损坏，形成短路或断路等，导致集成电路的失效；我们除了要排除外界的污染源外，许多的集成电路制造步骤如高温扩散、离子植入前均需要进行湿式清洗工作。湿式清洗工作乃是在不破坏晶圆表面特性的前提下，有效地使用化学溶液清除残留在晶圆上之微尘、金属离子及有机物之杂质。 WLRC Wafer Level Reliability Control晶圆层次(厂内)可靠度控制
WLRC 是取代\"End-of-line-reliability\"的一种全新的可靠度监控方式，主要分物性 (In-line Scrap)，如厚度、材料、应力、接触窗覆盖率;另有电性(成品Scrap)，如TDDB，CHC EM Stress等。比较如下： l﹒回领 Characteristic 1.回馈（Feed back）时间 2.真正原因的回馈性 3.Wafer 4.产品报废 5.加速系数及准确性 WLQC Wafer Level Quality Control晶圆层次(厂内)品质控制
先定义：
客户眼中的品质：产品有问题，就是品质不良
我们眼中的品质：出厂前看得到，量得到的问题，才是品质(Quality)我们眼中的可靠度：出厂前看不到，又不能直接量得到的问题，在客户手中却发生问题，是可靠度(Reliability） 所以，WLQC是针对一切厂内可直接测之(time-zero measurement），对品质有所影响的参数进行筛选及分类。对外，使出货品质分布集中、均匀(假设某可靠度特性不变)。对内，回馈厂内，增进制造品质。
X-ray LithographyX-光 微影技术
在次微米微影成像技术中﹒X-射线微影技术倍受瞩目。由于X-射线之波长甚短(约4~10 Å)。故可得甚佳之解析力，同时亦无干涉及绕射现象，因此可制作次微米线线之IC图案。 这种以X-射线为曝光光源之微影技术，目前仍在开发中。
由于X-光穿透力甚强，其光罩上图案不再是钴膜，而是一般大都为\"金\"。
43
WLRC 快，使产品损失减到最低 良好，能马上找出问题所在 End-Of-Line-Reliability 慢，出问题时已大量产品被影响 困难，因包装后产品的Data Association（资料 困难 少 低、高 Level Qual与卓越 较多 高，较差 Design-Reliability的应用 Yellow Room黄光室
黄光室(Yellow Room)就是所有光源(照明用)均为黄色光波波长者之区域。由于IC晶方内之图案均有赖光阻剂(Photo-resist)覆盖在芯片上，再经曝光，显影而定型；而此光阻剂遇光线照射，尤其是紫外线(UV)即有曝光之效果，因此在显影完毕以前之生产，均宜远离此类光源。黄光之光波较长，使光阻剂曝光之效果很低﹒因此乃作为显影前之照明光源。 IMD
Inter Metal Dielectric，是用来做metal 与 metal 的隔离（isolation） ILD
Inter Layer Dielectric, 是用来做device 与 第一层metal 的隔离（isolation） Ta2O5
高K值的价电质材料, 附于HSG的表面，用以增大电容。 HSG
Hemi-Sphreical Grain. 增大capacitor的表面积, 从而增大电容， 适合高集成度需要。 SPACER
在栅极的两旁用dielectric（介电质）形成的侧壁，主要由Ox/SiN/Ox组成。目的是使高浓度的源/漏极与栅极间产生一段LDD区域并且作为Contact Etch时栅极的保护层。 LDD
Lightly Doped Drain. LDD是使用较低浓度的源/漏极, 以防止组件产生热载子效应的一项工艺。 DUAL GATE OX
在工艺中，为了满足不同的开启电压要求设计了两样GATE OX。 HDP DEP
在CVD的同时，用高密度的PLASMA轰击，防止CVD填充时洞口过早封死，产生空洞现象.
44
因篇幅问题不能全部显示，请点此查看更多更全内容