波导锗探测器制作工艺中选择性锗外延的前处理方法[发明专利]

(12)发明专利申请

(10)申请公布号 CN 111816733 A(43)申请公布日 2020.10.23

(21)申请号 202010734863.7(22)申请日 2020.07.28

(71)申请人 中国电子科技集团公司第四十四研

究所

地址 400060 重庆市南岸区南坪花园路14

号(72)发明人 郭安然　郭培　雷仁方　彭松　

王培界　黄建　(74)专利代理机构 重庆乐泰知识产权代理事务

所(普通合伙) 50221

代理人 何君苹(51)Int.Cl.

H01L 31/18(2006.01)H01L 31/115(2006.01)H01L 31/0216(2014.01)

权利要求书1页 说明书3页 附图2页

(54)发明名称

波导锗探测器制作工艺中选择性锗外延的前处理方法

(57)摘要

本发明公开了一种波导锗探测器制作工艺中选择性锗外延的前处理方法，在硅衬底上生长一层SiO2掩膜；在SiO2掩膜上光刻出硅槽区域并向下刻蚀出硅槽；去除SiO2掩膜并在硅衬底上再次生长一层SiO2掩膜；在SiO2掩膜上光刻出硅槽区域及硅槽外沿的区域，刻蚀去除光刻区域上的SiO2掩膜，在硅槽边沿形成硅台阶；在硅槽中外延生长纯锗层。本发明中，在选择性外延锗之前先刻蚀掉硅槽外沿的部分SiO2掩模露出硅表面，减小外延锗的边缘处出现的凹坑，并使之位于SiO2掩膜和硅台阶处，从而使硅槽范围内的锗表面较为平坦；另外，硅槽范围内生长的锗均为晶态，没有非晶态与晶态的过渡区，从而提高制作出的波导锗探测器的性能。

CN 111816733 ACN 111816733 A

权　利　要　求　书

1/1页

1.一种波导锗探测器制作工艺中选择性锗外延的前处理方法,其特征在于，包括以下步骤：

步骤S1、在硅衬底上生长一层SiO2掩膜；步骤S2、在SiO2掩膜上光刻出硅槽区域，并在硅槽区域向下刻蚀出硅槽；步骤S3、去除硅衬底上的SiO2掩膜，并在硅衬底上再次生长一层SiO2掩膜；步骤S4、在再次生长的SiO2掩膜上光刻出硅槽区域及硅槽外沿的区域，刻蚀去除光刻区域的SiO2掩膜，在硅槽边沿形成硅台阶；

步骤S5、在硅槽中外延生长纯锗层。

2.根据权利要求1所述的波导锗探测器制作工艺中选择性锗外延的前处理方法，其特征在于，所述硅衬底为普通硅片或SOI基片。

3.根据权利要求1所述的波导锗探测器制作工艺中选择性锗外延的前处理方法，其特征在于，在所述步骤S2中，刻蚀方法为干法刻蚀、湿法刻蚀或干湿法混合刻蚀。

4.根据权利要求1所述的波导锗探测器制作工艺中选择性锗外延的前处理方法，其特征在于，在所述步骤S1和步骤S3中，生长SiO2掩膜的方法为热氧化、PECVD或LPCVD。

5.根据权利要求1所述的波导锗探测器制作工艺中选择性锗外延的前处理方法，其特征在于，在所述步骤S1和步骤S3中，生长的SiO2掩膜的厚度为100～1000nm。

6.根据权利要求1所述的波导锗探测器制作工艺中选择性锗外延的前处理方法，其特征在于，所述硅台阶的宽度为0.5～5μm。

7.根据权利要求1所述的波导锗探测器制作工艺中选择性锗外延的前处理方法，其特征在于，在所述步骤S4中，刻蚀方法为湿法腐蚀。

2

CN 111816733 A

说　明　书

1/3页

波导锗探测器制作工艺中选择性锗外延的前处理方法

技术领域

[0001]本发明涉及波导锗探测器领域，特别涉及一种波导锗探测器制作工艺中选择性锗外延的前处理方法。

背景技术

[0002]光子集成是下一代芯片级互联以及光子计算等诸多领域的关键技术，易于集成与通用CMOS工艺集成，具有广泛的应用前景和巨大的市场潜力。其中光收发芯片是光子集成芯片中最受关注的产品之一，通过片上集成硅波导、高速锗探测器、波分复用、电调制器等元器件，可以实现≥100G片上集成高速光收发功能。通过硅基单片集成技术，大大缩小了光收发系统的重量和体积，提高了集成度，对实现5G低成本通信系统、激光雷达、人工智能起到至关重要的作用。

[0003]光收发芯片的高速锗探测器由于锗材料工艺有特殊性，制备工艺与传统硅工艺有一定差异。根据不同器件的需求，可以分为全局外延和选择性外延两种，由于选择性外延生长的锗材料缺陷密度低、器件暗电流低，因而被大量的应用。选择性外延的传统做法是在硅衬底上生长二氧化硅，通过光刻、刻蚀留出锗生长的区域，然后在定义区域之内外延生长锗材料。如图1所示，现有技术选取外延锗在氧化硅掩模边缘出现了锗的凸起，靠近边缘处会出现锗的凹坑，而且锗边缘处的凹坑高度经常会低于氧化硅，甚至可能会低于硅表面。这种不平整将导致后续采用CMP平坦化工艺很难得到平整的锗表面，因此，传统方法选择性外延锗时，锗材料的不平整度会增大CMP平坦化工艺的难度，甚至得不到平整的锗表面，降低器件性能。另外，氧化硅表面生长的锗是非晶态，会在边缘产生非晶态与晶态的过渡区，导致边缘锗的质量降低，会使制成的探测器件暗电流增大。发明内容

[0004]本发明要解决的技术问题是提供了一种波导锗探测器制作工艺中选择性锗外延的前处理方法。

[0005]本发明的技术方案如下：

[0006]一种波导锗探测器制作工艺中选择性锗外延的前处理方法,包括以下步骤：[0007]步骤S1、在硅衬底上生长一层SiO2掩膜；[0008]步骤S2、在SiO2掩膜上光刻出硅槽区域，并在硅槽区域向下刻蚀出硅槽；[0009]步骤S3、去除硅衬底上的SiO2掩膜，并在硅衬底上再次生长一层SiO2掩膜；[0010]步骤S4、在再次生长的SiO2掩膜上光刻出硅槽区域及硅槽外沿的区域，刻蚀去除光刻区域的SiO2掩膜，在硅槽边沿形成硅台阶；[0011]步骤S5、在硅槽中外延生长纯锗层。[0012]进一步的，所述硅衬底为普通硅片或SOI基片。[0013]进一步的，在所述步骤S2中，刻蚀方法为干法刻蚀、湿法刻蚀或干湿法混合刻蚀。[0014]进一步的，在所述步骤S1和步骤S3中，生长SiO2掩膜的方法为热氧化、PECVD或

3

CN 111816733 A

说　明　书

2/3页

LPCVD。

进一步的，在所述步骤S1和步骤S3中，生长的SiO2掩膜的厚度为100～1000nm。

[0016]进一步的，所述硅台阶的宽度为0.5～5μm。[0017]进一步的，在所述步骤S4中，刻蚀方法为湿法腐蚀。[0018]有益效果：本发明中，在选择性外延锗之前先刻蚀掉硅槽外沿的SiO2掩模露出硅表面，减小外延锗的边缘处出现的凹坑，并使之位于SiO2掩膜和硅台阶处，硅槽边缘处没有凹坑，从而使硅槽范围内的锗表面较为平坦，边缘质量较好，后续采用CMP平坦化工艺能获得平坦的锗表面；另外，硅槽范围内生长的锗均为晶态，没有非晶态与晶态的过渡区，从而能够提高制作出的波导锗探测器的性能。

附图说明

[0019]图1为采用现在技术在硅槽中选择性外延锗后的结构示意图；[0020]图2为本发明的优选实施例的流程图；

[0021]图3为在硅槽边沿刻蚀出硅台阶后的结构示意图；

[0022]图4为采用本发明的方法在硅槽中选择性外延锗后的结构示意图。

具体实施方式

[0023]为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。

[0024]在本发明的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。[0025]如图2所示，本发明波导锗探测器制作的锗外延前处理方法的优选实施例包括以下步骤：

[0026]步骤S1、在硅衬底上采用热氧化法生长一层SiO2掩膜，当然，也可采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)或LPCVD(Low Pressure Chemical Vapor Deposition，低压力化学气相沉积法)生长SiO2掩膜；硅衬底优选为采用SOI基片，SiO2掩膜的厚度优选为500nm。[0027]步骤S2、在SiO2掩膜上光刻出硅槽区域，并在硅槽区域向下刻蚀出硅槽；刻蚀方法优选为采用干法刻蚀，硅槽深度优选为3μm。[0028]步骤S3、去除硅衬底上原有的SiO2掩膜，并在硅衬底上通过PECVD再次生长一层厚度为500nm的SiO2掩膜。[0029]步骤S4、如图3所示，在再次生长的SiO2掩膜上光刻出硅槽区域及硅槽外沿的区域，采用湿法刻蚀去除光刻区域的SiO2掩膜，在硅槽边沿形成宽度为0.5～5μm的硅台阶；硅台阶的宽度优选为1μm。[0030]步骤S5、如图4所示，在硅槽中外延生长纯锗层，由于硅槽外沿形成了硅台阶，能够减小外延锗的边缘处出现的凹坑，并使凹坑位于SiO2掩膜和硅台阶处，硅槽边缘处没有凹

4

[0015]

CN 111816733 A

说　明　书

3/3页

坑，从而保证硅槽范围内外延的锗表面较为平坦，边缘质量较好，与现有技术相比质量明显提高，后续采用CMP平坦化工艺能获得平坦的锗表面；另外，由于硅台阶露出了硅表面，外延锗过程中硅槽边缘处的锗仍生长在硅表面上，硅台阶上生长的锗也为晶态，使硅槽范围内没有非晶态与晶态的过渡区，从而优化了波导锗探测器的制作工艺，使制作出的波导锗探测器的性能更高。

[0031]在硅槽中选择性外延生长纯锗层后，后续制作波导锗探测器的工艺为现有技术，在此不作赘述。本发明未描述部分与现有技术一致，在此不作赘述。[0032]以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。

5

CN 111816733 A

说　明　书　附　图

1/2页

图1

图2

6

CN 111816733 A

说　明　书　附　图

2/2页

图3

图4

7