实验一 基于原理图输入法的1位二进制全加器的设计
一、实验目的
1、学习、掌握QuartusⅡ开发平台的基本使用。
2、学习基于原理图输入设计法设计数字电路的方法,能用原理图输入设计法设计1位二进制半加器、1位二进制全加器。
3、学习EDA-V型实验系统的基本使用方法。
二、实验内容
1、根据1位二进制半加器、1位二进制全加器的真值表,设计并画出1位二进制半加器的原理框图,由半加器及门电路设计并画出1位二进制全加器的原理框图(最终设计的是1位二进制全加器)。
2、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图,并进行编译。如有输入错误,修改后再进行编译。
4、根据1位二进制半加器的工作原理,选择输入合适的输入信号和波形及其输出信号,进行仿真,得到器件的输入与输出波形,验证设计是否正确。
5、创建1位二进制半加器的的元件图形符号。
6、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图(要求用半加
器及门电路设计),并进行编译,仿真。
7、确定实验箱电源关闭的情况下,连接好下载线,然后打开实验箱电源,对器件进行编程下载。
8、编程下载成功后,关闭实验箱电源,拆除下载线,按器件引脚设定及功能要求,连接好各测试线,进行硬件测试验证。
三、实验预习要求
1、学习、掌握QuartusⅡ的基本使用,学习本EDA-V实验开发系统。
2、根据1位二进制半加器、1位二进制全加器的真值表,设计并画出1位二进制半加器的原理框图,由半加器及门电路设计并画出1位二进制全加器的原理框图。
3、根据1位二进制半加器、1位二进制全加器的工作原理,设计并画出它们的输入、输出的理论工作波形。
4、初步制定全加器的引脚锁定。
四、实验要求
1、实验原理中详细写出1位二进制半加器、1位二进制全加器的设计过程,及它们的输入、输出的理论工作波形。
2、根据实验内容,详细写出实验的各个步骤,方法。
3、记录实验现象或波形,并与理论值比较、分析。(如仿真波形与理论工作波形的比较分析,硬件测试与理论真值表的比较分析)。
4、若用QuartusⅡ设计成功,记录用QuartusⅡ创建的相应的VHDL文件。
5、写出实验心得。
因篇幅问题不能全部显示,请点此查看更多更全内容