双极型晶体管把输入端电流的微小变化放大后,在输出端输出一个大的电流变化。双极型晶体管的增益就(beta)。另一种晶体管,叫做场效应管(FET),把输入电压的变化转化为输出电流的变化。分别为电流控制器增益等于它的跨导(transconductance)gm, 定义为输出电流的变化和输入电压变化之比。
场效应管的名字也来源于它的输入端栅(称为gate),通过投影一个电场在一个绝缘层(氧化物SIO2)上来实上没有电流流过这个绝缘体(只是一个电容的作用),所以FET管的GATE电流非常小(电容的电流损耗)。最硅来作为GATE极下的绝缘体。这种晶体管称为金属氧化物半导体(MOS)晶体管,或,金属氧化物半导体场效应管(semicondutor field effect transistor)。因为MOS管更小更省电,所以他们已经在很多应用场合取代了双极
首先考察一个更简单的器件-MOS电容-能更好的理解MOS管。这个器件有两个电极,一个是金属,另一个是他们之间由一薄层二氧化硅分隔开(图1.22A)。金属极就是GATE,而半导体端就是backgate或者body or bul的绝缘氧化层称为gate dielectric。图示中的器件有一个轻掺杂P型硅做成的backgate。这个MOS 电容的电特gate接不同的电压来说明。图1.22A中的MOS电容的GATE电位是0V。金属GATE和半导体BACKGATE在WORK FUN上)上的差异在电介质(氧化层的上下)上产生了一个小电场。图示的器件中,这个电场使金属极带轻微的正电的空穴多,电子少,故需要从别处\"抢来\"电子,所以氧化物处电子少了,故GATE极带正电),P型硅负电位(相硅中底层的电子吸引到表面来,它同时把空穴排斥出表面。这个电场太弱了,所以载流子浓度的变化非常小,对小。
图1.22B中是当MOS电容的GATE相对于BACKGATE正偏置(PN结)时发生的情况。穿过GATE DIELECTRIC的从衬底被拉了上来。同时,空穴被排斥出表面。随着GATE电压的升高,会出现表面的电子比空穴多的情况。由于就像N型硅。掺杂极性的反转被称为\"反型\"(inversion),反转的硅层叫做channel(N Pmos的命名就是根据这里续不断升高,越来越多的电子在表面积累,channel变成了强反转。Channel形成时的电压被称为阈值电压Vt。当压差小于阈值电压时,不会形成channel。当电压差超过阈值电压时,channel就出现了。(其实还有个亚阈值状流子,也有电子通道,不过很小一般忽略,此时耗尽层的负电荷占据主要,以映像栅上的电压)。
图1.22 MOS电容:(A)未偏置(VBG=0V),(B)反转(VBG=3V),(C)积累(VBG=-3V)。
图1.22C中是当MOS电容的GATE相对于backgate是负电压时的情况(就好像给二极管的PN结加上正电压空穴排斥电子。硅表层看上去更重的掺杂了,这个器件被认为是处于accumulation(电荷积累)状态了。
MOS电容的特性能被用来形成MOS管。图1.23A是最终器件的截面图。Gate,电介质和backgate保持原外的选择性掺杂的区域。其中一个称为source,另一个称为drain。假设source 和backgate都接地,drain接正的电压仍旧小于阈值电压,就不会形成channel。Drain和backgate之间的PN结反向偏置,所以只有很小的电流果GATE电压超过了阈值电压,在GATE电介质下就出现了channel。这个channel就像一薄层短接drain和sour电流从source通过channel流到drain。总的来说,只有在gate 对source电压V 超过阈值电压Vt时,才会有
图1.23 MOSFET晶体管的截面图:NMOS(A)和PMOS(B)。在图中,S=Source,G=Gate ,D=Drain。虽有说明。
MOS管的source和drain是可以对调的,他们都是在P型backgate中形成的N型区。在多数情况下,两端对调也不会影响器件的性能。这样的器件被认为是对称的。在对称的MOS管中,对soure和drain的标注有子流出source,流入drain。因此Source和drain的身份就靠器件的偏置来决定了。有时晶体管上的偏置电压是相对换角色。这种情况下,电路设计师必须指定一个是drain另一个则是source。
Source和drain不同掺杂不同几何形状的就是非对称MOS管。制造非对称晶体管有很多理由,但所有的最线端被优化作为drain,另一个被优化作为source。如果drain和source对调,这个器件就不能正常工作了。
图1.23A中的晶体管有N型channel所有它称为N-channel MOS管,或NMOS。P-channel MOS(PMOS)管个由轻掺杂的N型BACKGATE和P型source和drain组成的PMOS管。如果这个晶体管的GATE相对于BACKGATE正面,空穴就被排斥出表面。硅的表面就积累,没有channel形成。如果GATE相对于BACKGATE反向偏置,空穴被吸因此PMOS管的阈值电压是负值。由于NMOS管的阈值电压是正的,PMOS的阈值电压是负的,所以工程师们通常会一个工程师可能说,“PMOS Vt从0.6V上升到0.7V”, 实际上PMOS的Vt是从-0.6V下降到-0.7V。
N沟道增强型MOS管的工作原理
N沟道增强型MOS管的工作原理 1.vGS对iD及沟道的控制作用
MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。从图1(a)可以看出,增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅-源电压vGS=0时,即使加上漏-源电压vDS,而且不论vDS的极性如何,总有一个PN结处于反偏状态,漏-源极间没有导电沟道,所以这时漏极电流iD≈0。 若在栅-源极间加上正向电压,即vGS>0,则栅极和衬底之间的SiO2绝缘层中便产生一个垂直于半导体表面的由栅极指向衬底的电场,这个电场能排斥空穴而吸引电子,因而使栅极附近的P型衬底中
(a)
的空穴被排斥,剩下不能移动的受主离子(负离子),形成耗尽层,同时P衬底中的电子(少子)被吸引到衬底表面。当vGS数值较小,吸引电子的能力不强时,漏-源极之间仍无导电沟道出现,如图1(b)所示。vGS增加时,吸引到P衬底表面层的电子就增多,当vGS达到某一数值时,这些电子在栅极附近的P衬底表面便形成一个N型薄层,且与两个N+区相连通,在漏-源极间形成N型导电沟道,其导电类型与P衬底相反,故又称为反型层,如图1(c)所示。vGS越大,作用于半导体表面的电场就越强,吸引到P衬底表面的电子就越多,导电沟道越厚,沟道电阻越小。我们把开始形成沟道时的栅-源极电压称为开启电压,用VT表示。
(b)
由上述分析可知,N沟道增强型MOS(c) 管在vGS<VT时,不能形成导电沟道,管
图 1
子处于截止状态。只有当vGS≥VT时,才有沟道形成,此时在漏-源极间加上正向电压vDS,才有漏极电流产生。而且vGS增大时,沟道变厚,沟道电阻减小,iD增大。这种必须在vGS≥VT时才能形成导电沟道的MOS管称为增强型MOS管。
2.vDS对iD的影响
如图2(a)所示,当vGS>VT且为一确定值时,漏-源电压vDS对导电沟道及电流iD的影响与结型场效应管相似。漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等,靠近源极一端的电压最大,这里沟道最厚,而漏极一端电压最小,其值为vGD=vGS - vDS,因而这里沟道最薄。但当vDS较小
(vDS
(c) 图 2
随着vDS的增大,靠近漏极的沟道越来越薄,当vDS增加到使
vGD=vGS-vDS=VT(或vDS=vGS-VT)时,沟道在漏极一端出现预夹断,如图2(b)所示。再继续增大vDS,夹断点将向源极方向移动,如图2(c)所示。由于vDS的增加部分几乎全部降落在夹断区,故iD几乎不随vDS增大而增加,管子进入饱和区,iD几乎仅由vGS决定。
因篇幅问题不能全部显示,请点此查看更多更全内容