数字电路与逻辑设计期末模拟题及答案

数字电路与逻辑设计期末模拟题⼀、 选择题

1、（36.7）10 的8421BCD 码为。（） A 、（0110110.101）8421BCD B 、（0011110.1110）8421BCD C 、（00110110.0111）8421BCD D 、（110110.111）8421BCD

2、与（6B.2）16相对应的⼆进制数为（） A 、（1101011.001）2 B 、（01101010.01）2 C （11101011.01）2 D 、（01100111.01）2

3、在BCD 码中，属于有权码的编码是（）A 、余3码B 、循环码C 、格雷码

D 、8421码 4、如图1-1所⽰门电路，按正逻辑体制，电路实现的逻辑式F=（）

5、如果1-2所⽰的波形图，其表⽰的逻辑关系是（）

6、下列器件中，属于组合电路的有（）A 、计数器和全加器B 、寄存器和⽐较器C 、全加器和⽐较器D 、计数器和寄存器

7、异或门F=A ⊕B 两输⼊端A 、B 中，A=0，则输出端F 为（） A 、A ⊕B B 、B C 、B D 、08、已知4个组合电路的输出F1～F4的函数式⾮别为：F 1=AB+A C ，

F 2=AB+A CD+BC ，F 3=A B +B C ，F 4=（A+B ）·（A +C ），则不会产⽣竞争冒险的电路是( ) A 、电路1 B 、电路2 C 、

电路3 D 、电路4 9、边沿触发JK 触发器的特征⽅程是（） A 、θ1+n =J nθ+k nθ B 、θ1+n =J nθ+k nθ C 、θ1+n =J nθ+k n θ D 、θ1+n =J nθ+K nθ

10、⽤n 个出发器件构成计数器，可得到的最⼤计数长度为（ ） A 、n B 、2n C 、n 2D 、2n

11、（011001010010.00010110）8421BCD 所对应的⼗进制数为（） A 、（652.16）10 B 、（1618.13）10C 、（652.13）10D 、（1618.06）10

12、⼋进制数（321）8对应的⼆进制数为（） A 、（011010001）2 B 、（110011）2 C 、（10110111）2 D 、（1101011）2

13、与（19）10相对应的余3BCD 码是（） A 、（00101100）余3BCD B 、（01001100）余3BCDC 、

（00110101）余3BCD D 、（01011010）余3BCD 14、如图1-3所⽰门电路，按正逻辑体制，电路实现的逻辑关系F=（） A、C B A ?? B 、C B A ?? C 、A+B+C D 、C B A ++

图1-3

15、如图1-4所⽰的波形图表⽰的逻辑关系是（） A 、F=B A ? B 、F=A+B C 、F=B A ? D 、F=B A +

16、已知逻辑函数的卡诺图如图1-5所⽰能实现这⼀函数功能的电路是（）

17、组合逻辑电路的特点是（）A 、含有存储元件

B 、输出、输⼊间有反馈通路C 、电路输出与以前状态有关D 、全部由门电路构成

18、函数F=C B AB C A ?++，当变量取值为（），不会出现冒险现象。 A 、B=C=1 B 、B=C=0 C 、A=1，C=0 D 、A=B=019、由与⾮门组成的基本RS 触发器的特性⽅程是（）A 、=++=+1

00001S R R S n n θθB 、=++=+100001S R R S n n θθC 、=++=+100001S R R S n n θθD 、=++=+100001SR R S n n θθ

20、4个触发器构成8421BCD码计数器，共有（）个⽆效状态。A、6B、8C、10D、不定⼆、填空题

1、（67）10所对应的⼆进制数为和⼗六进制数为。2、逻辑函数F=AB+A B的对偶函数Fˊ=

3、在数字逻辑电路中，三极管主要⼯作在两种稳定状态。4、如图2-1所⽰电路能实现的逻辑关系是F= 。

5、CMOS传输门组成的电路如图2-2所⽰，当C=0时，U0= ，当C=1时，U0= 。

6、四选⼀数据选择器，AB为地址信号，I0=I3=1，I1=C，I2=C，当AB=00时，输出F= ；当AB=10时，输出F= 。7、3线―8线译码器如图2-3所⽰，他所实现函数F= 。

8、时序逻辑电路⼀般由和两分组成。

9、半导体存储器，根据⽤户对存储器进⾏操作分为和两⼤类。10、⼗进制数（56）10转换为⼆进制数为和⼗六进制数为11、逻辑函数F=A·（B+C）·1的反函数F=

12、由于⼆极管具有特性，因此可作为开关元件使⽤。13、由oc门构成的电路如图2-4所⽰，F的表达式为

14、如图2-5所⽰电路中，F 的表达式为

15、⼋选⼀数据选择器电路如图2-6所⽰，他所实现函数F=

16、3线-8线译码器电路如图2-7所⽰，它所实现函数 F 1= ；F 2= 。

17、JK 触发器，要使n n θθ=+1

，则输⼊J=K= ；或J= ，K=

18、 型时序电路的输出不仅与电路内部的状态有关，且与外输⼊有关。 型时序电路的输出仅与电路内部的状态有关。19、RAM 由若⼲基本存储电路组成，每个基本存储电路可存放 。 三、分析化简题 1、化简函数（1）Y 1=（B A B A +·C+C B A ）·（AD+BC ）（代数法化简）

（2）Y2=AB+B D +BCD+A B C （卡诺图化简） （3）Y 3（A 、B 、C 、D ）=)14,12,4,2,1(∑m +∑)10,9,8,7,6,5(φ（

∑m 为函数Y 的最⼩项和，∑φ为任意项和）

（卡诺图化简） 2、电路如图3-1所⽰，分析电路逻辑功能。

3、分析图3-2所⽰电路的逻辑功能，写出电路的驱动⽅程，状态⽅程和输出⽅程，画出电路的状态转换图和时序图。

4、图3-3所⽰电路由555定时器构成，它是什么电路？已知定时电阻R=11 K Ω，要求输出脉冲宽度t w =1秒，试计算定时电容C 的数值？

5、图3-4电路中74LS290已接成异步⼗进制计数器，θ0为最低位，θ3为最⾼位，设计数器输出⾼电平为 3.5v ，低电平为0v 。当θ3θ2θ1θ0=0101时，求输出电压U 0的值？

6、化简函数

（1）Y 1=BD B A D C A B A +++? （代数法化简） （2）Y 2=CD D A C A ++ （卡诺图化简） （3）Y 3（A 、B 、C 、D）=∑∑+）、、、、、（）、、、、（15141312111097531φm （

∑m 为函数Y3的最⼩项和，∑φ为任意项和）

（卡诺图化简） 7、电路如图3-5所⽰，分析电路逻辑功能。（本题8分）

8、分析图3-6所⽰电路的逻辑功能，写出电路的驱动⽅程，状态⽅程和输出⽅程，画出电路的状态转换图，并说明该电路能否⾃启动。

9、由555定时器构成的多谐振动器如图3-7所⽰，已知R 1=1K Ω，R2=8.2K Ω，C=0.1µF 。试求脉冲宽度T 1，振荡频率f 和占空⽐q 。

10、图3-8所⽰电路是倒T 形电阻⽹络D/A 转换器，已知R=10K Ω，U REF =10V 。试求：（1）U 0输出范围；（2）当D 3D2D 1D 0=0110时，U 0=？

四、设计题

1、⽤如下器件实现函数Y=A ⊕B ⊕C ，画出逻辑图（或阵列结构图）。 （1）与⾮门；

（2）3线―8线译码器（74LS138）和与⾮门； （3）⼋选⼀数据选择器（74LS151）； （4）ROM 的阵列结构图。

2、试⽤置零法将4位同步⼆进制计数器74LS161接成⼗三进制计数器，并画出状态转换图，可以附加必要的门电路。3、⽤如下器件实现函数Y=（A ⊕B ）?C+C B A ?⊕画出逻辑图（或阵列结构图）。（1）与⾮门； （2）3线-8线译码器（74LS138）和与⾮门； （3）⼋选⼀数据选择器（74LS151）； （4）ROM 的阵列结构图。

4．试⽤置零法将4位同步⼆进制计数器74LS161接成⼋进制计数器，并画出状态转换图，可以附加必要的门电路。

数字电路与逻辑设计期末模拟参考答案⼀、1、C2、A3、D4、B5、C6、C7、B8、B

9、C 10、D 11、A 12、A 13、B 14、C 15、D 16、D 17、D 18、B 19、C 20、A ⼆、（A+B ）·（B A +） 3、1、（1000011）2 ，（43）162、饱和及截⽌

4、A C B C ?+?5、U i1，U i26、1，C7、

m 1+m 3+m 4+m 5+m 6

8、1 9、组合逻辑电路，存储电路 10、只读存储器，随机读写存储器C B A ?+ 13、单向导电

11、（111000）2，（38）16 12、

14、F=A ⊕B 15、F=B A +=B A 16、C B C A B A ++ 或 B A C A C B ++ 17、m 1+m 2+m 3+m 7，m 3+m 5+m 6+m 7 18、1，nθ n

θ 19、⽶利，摩尔 20、⼀位⼆值代码

三、1、（1）Y 1=ACD+ABC （2）Y 2 =AB+B D +A CD（3）Y3=B D +C D +A C D

2、

（1）写出逻辑函数式

F=ABC C ABC B ABC A ?+?+?=）（C B A ABC ++=ABC+C B A ++=ABC+A B C （2

（3）由真值表可知

当ABC=000或111时 F=1，否则F=0 所以该电路为“⼀致电路” 3、（1）驱动⽅程==1010K J n

θ ==1101K J n θ （2）状态⽅程==++nn n n on n 1011

110θθθθθθ （3）输出⽅程 Z=n1θ

（4）状态转换图 Zθ1θ01

（5）时序图

此电路是⼀个同步三进制加法计数器电路可⾃启动。 4、构成单稳态触发器 ∵t w =1.1RC ∴

C=R 1.11=310

101.11??=0.083?10-3

F=83F µ 5、I Z =（

15.33θ+25.32θ+45.31θ+85

.30θ） U 0=―R F I Z =―2（15.33θ+25.32θ+45.31θ+85

.30θ） 当θ3θ2θ1θ0=0101时 U 0=―（25.3+8

5.3）?2=―（3.5+0.875）=―4.375V 6、（1）Y 1=BD B A D C A B A ?++?=D C A B A +=A+D C A B +=A+B （2）Y 2=D CA +（3）Y 3=D

7、

（1）写出输出函数表达式

））（（）（B A B A B A AB AB B AB A AB B AB A F ++=+=+?=??=1 =B A B A +=BA ⊕

B A AB F ?==2（2）列真值表

（3）由真值表可知，F 1和AB 是异或关系，相当于两个⼀位⼆进制数相加所得的本位和数；F 2是A 和B 的逻辑与，相当于两数相加的进位数，所以该电路是由两个⼀位⼆进制数相加的加法电路，⼜称为半加器。 8、（1）驱动⽅程===nn n

n D D D 100

0102θθθθ （2）状态⽅程===+++nn n n

n nn 1010011

210θθθθθθθ （3）输出⽅程 Z=nn20θθ?

（4）状态转换图

该电路为⼀同步五进制计数器，电路可⾃启动9、

T 1=0.7（21R R +）·C=0.7?（1+8.2）?103?0.1?10-6=0.644ms

T=0.7（212R R +）·C=0.7?（1+2?8.2）?103?0.1?10-6=1.218msf=

KHZ HZ T 821.082110218.1113==?=- q=52218

.1644.0221211≈=++=R R R R T T % 10、（1）U 0=―

n n REF D U 2 当D 3D 2D 1D 0=1111 时 U 0=―152104

=―9.375V 所以输出电压范围为0~―9.375V （2）U 0=―=?62104

―3.75v 四、 1、

Y=A ⊕B ⊕C=（A B +A B ）⊕C=（A B +A B ）C +B A B A +·C = A B C +A B C + ABC+A B C=∑），，，（7421m（1）与⾮门

Y=ABC C A B C B A B C A +++=C A B ABC C B A B C A

（2）3线-8线译码器和与⾮门

7421m m m m Y +++==7421m m m m =7421Y Y Y Y

（3）⼋选⼀数据选择器I1=I2=I4=I7=1 I0=I3=I5=I6=0（4）ROM的阵列结构图

2、

θ3θ2θ1θ0

00111100 01001011 0101

3、Y=

+?+C B A B A ）（（A ⊙B ）C ?=C B A C AB BC A C B A +++ =m 0+m 3+m 5+m 6=∑），，，

（6530m （1）与⾮门 Y=C AB C B A BC A C B A +++=C AB C B A BC A C B A

（2）3线-8线译码器和⾮门 Y=6530m m m m +++=6530m m m m =6530Y Y Y Y 03561247

（4）ROM 阵列结构图

4、

θ3θ2θ1θ0