习题6答案

习 题 6

6.1 试分析图6.83所示同步时序电路，写出驱动方程、状态方

程和输出方程，并作出状态转换图，设初始状态全为0。 答案6.1

n1n1D0Q0Q1,D1Q0,Q0Q0Q1,Q1Q0,YQ1Q0。

状态转换图见图P6.1

图6.83 题图6.1

6.2 试分析图6.84(a)所示电路，写出驱动方程、状态方程和输出方程，并画出对应输入信号X的输出Q2、

Q1和Y的波形（设起始状态为00）。 答案6.2 时序图见图P6.2。 驱动方程J1XQ2输出方程YXQ1

K1XJ2XK2X

n1状态方程Q1XQ2Q1XQ11QnXQ2XQ2 2

6.3 试分析图6.85所示电路的计数顺序，画出电路的状态转换图，判断是模几计数器，有无自启动功能。

(a) 电路 (b) 输入波形

图6.84 题图6.2

98

第6章 时序逻辑电路

图6.85 题图6.3

答案6.3 J1Q3Q2制

K11J2Q1K2Q1Q3J3Q2Q1K3Q2YQ3Q2模七进

6.4 试分析图6.86时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换

图。

答案6.4 驱动方程J1Q3n1状态方程Q1Q3Q1K11J21K21J3Q1Q2K31

1n1QnQ2Q1Q3Q2Q1Q3 2

6.5 试分析图6.87所示的时序电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，

设初始状态全为0。

答案6.5 D0 = AQ0，T1 = Q0，Y = AQ1，状态转换图见图P6.5。

图6.86 题图6.4 图6.87 题图6.5

6.6 试分析图6.88所示的时序电路，画出在时钟CLK作用下，Q1的输出波形。设初始状态全为0。.

图6.88 题图6.6

第6章 时序逻辑电路

n1答案6.6 Q0Q0(CLKQ2)n1Q1Q1Q01QnQ2Q1 2 99

6.7 74LS160组成的计数器如图6.89所示，Y为进位输出端，试分析其功能。

图6.89 题图6.7

答案6.7 (a)六进制；(b)九进制

6.8 分析图6.90所示电路的功能，并画出状态转换图，并说明是几进制的计数器。

图6.90 题图6.8

答案6.8 (a)十进制；(b)A = 0为七进制，A = 1为十四进制

100

第6章 时序逻辑电路

6.9 分析图6.91电路的功能，并画出状态转换图，并说明其逻辑功能。

图6.91 题图6.9

答案6.9 （1）8421BCD码序列0000-0111八进制。（2）5421 BCD码序列模7计数0000--1001

6.10 分析图6.92所示电路的功能，并说明它是多少进制的计数器。

图6.92 题图6.10

答案6.10 是一百七十进制计数器。

6.11 分析图6.93所法电路的功能，并说明片1和片2各为多少进制的计数器？Y为进位输出端，Y为多少

进制的计数器？

图6.93 题图6.11

答案6.11 （1）七进制；（2）十一进制。题6.11是七十七进制计数器。

6.12 试画出图6.94所示逻辑电路的输出QD～QA的波形，并分析该电路的逻辑功能。 答案6.12 4相时序脉冲产生电路

第6章 时序逻辑电路

101

6.13 在图6.95中，两个移位寄存器74LS194的原始数据分别为片1的QD～QA = 1001，片2的QD～QA = 0011，

CI的初始值为0。分析4个时钟CLK作用后两个移位寄存器的数据各是多少？这个电路完成什么功能？

图6.94 题图6.12 图6.95 题图6.13

答案6.13 为4位串行加法器，4个CLK作用后片1的QD～QA=1100，片2的QD～QA= 0000。 6.14 试用JK触发器设计一个同步时序电路，其状态图如图

6.96所示，要求使用的门电路最少。 答案6.14

1QnAQ2Q1Q2Q1AQ22n1Q1AQ2Q1AQ1Q2Q1

图6.96 题图6.14

YAQ2Q2Q1J2AQ1K2AQ1J1AQ2K1AQ2

6.15 试用74LS160采用反馈置数法构成可控计数器，可实现七进制或九进制计数。 答案6.15 A=1九进制A=0七进制

102

第6章 时序逻辑电路

6.16 试用74LS161采用反馈置零法构成十三进制计数器。 答案6.16

6.17 试用两片74LS161采用整体反馈置零法构成一百二十八进制计数器。 答案6.17

6.18 试用两片74LS160采用整体反馈置数法构成六十进制计数器。 答案6.18

第6章 时序逻辑电路

103

6.19 试用两片74LS160接成同步二十九进制计数器，可以附加必要的门电路。 答案6.19

6.20 试用D触发器构成4位格雷码计数器。

答案6.20 格雷码计数器状态转换表如表P6.20所示，驱动方程如下：

表P6.20

顺 序 0 1 2 3 4 5 6 7 Q3 Q2 Q1 Q0 0000 0001 0011 0010 0110 0111 0101 0100 n+1n+1n+1n+1Q3Q2Q1Q0 顺 序 8 9 10 11 12 13 14 15 Q3 Q2 Q1 Q0 1100 1101 1111 1110 1010 1011 1001 1000 n+1n+1n+1n+1Q3Q2Q1Q0 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000 0000 n1D3Q3Q3Q0Q3Q1Q2Q1Q01D2Qn2Q2Q1Q2Q0Q3Q1Q0n1D1Q1Q1Q0Q3Q2Q0Q3Q2Q0n1D0Q0Q3(Q2Q1)Q3(Q2Q1)

104

第6章 时序逻辑电路

6.21 设计“101”序列检测器，串行输入信号分别为重叠型和不可重叠型两种情况。不重叠型为每收到一

个101序列就返回初态重新记录。

答案6.21 设初态S0为没有输入1，S1为输入1个1，S2为输入10；编码S0=00，S1=01，S2=10；设输入为X，

输出Y。 状态转换图

6.22 用JK触发器设计同步模13递增计数器。 答案6.22 驱动方程 J3Q2Q1Q0J2Q1Q0J1Q0J0Q3Q2

K3Q2答案6.23

K2Q3Q1Q0K1Q0K0

16.23 用D触发器和门电路设计同步十一进制计数器，并检查电路能否自启动。

n1Q3Q2Q1Q0Q3Q2Q3

1Qn2Q1Q0Q2Q3Q1Q0Q2 n1Q1Q0Q1Q0Q1

n1Q0Q3Q2Q01Q0

驱动方程J3=Q2Q1Q0 K3= Q2 J2=Q1Q0 K2Q3Q1Q0 J1=Q0 K1= Q0

J0Q3Q2 K0= 1 输出方程C= Q3Q2

表6.22中的1表示灯亮，0表示灯灭。要求采用中规模集成芯片和必要的门电路来实现。

6.24 设计一个灯光控制电路，要求红、黄、绿三种信号灯在时钟作用下，按照表6.22规定的顺序转换状态，

答案6.24 逻辑图见图P6.24。

第6章 时序逻辑电路

105

图P6.24

6.25 试用两片移位寄存器74LS194及门电路构成八位扭环形计数器，并说明计数过程。

答案6.25 两片74LS194构成的八位扭环计数器。先用两片74LS194构成8位右移移位寄存器，由片2

的QD取反反馈到片1的右移串行输入端。初始清零，两片数据为00000000，然后右移移位，共有16个状态。

6.26 试用两片移位寄存器74LS194设计一个8种颜色灯光闪烁控制电路，能够在8个时钟脉冲周期内循环

一次，任何时刻都有两种颜色灯光闪烁，每次闪烁时间维持2个时钟周期。

答案6.26 将两片74LS194连接成循环右移移位，初始置入数据11000000，可以满足题目要求。

6.27 试用移位寄存器集成芯片设计一个序列信号发生器，该电路能在时钟作用下周期性地输出

“10011001100”序列脉冲。

答案6.27用8位移位寄存器74199 实现“10011001100”序列脉冲。并行输入数据10011001，移位3个脉

冲，第一级D0移入数据是Q7，再并入数据10011001。74199逻辑功能表

106

清零 CLRN 0 1 1 1 1 1 1 1

移位/置数 ST/LDN X X 0 1 1 1 1 X 时钟禁止 CLKIH X 0 0 0 0 0 0 1 第6章 时序逻辑电路

时钟 CLK X 0 ↑ ↑ ↑ ↑ ↑ ↑ 串入 J X X X 0 0 1 1 X K X X X 1 0 1 0 X 并入 D0D1～D7 XX～X XX～X D0D1～D7 X X X X X 输出 Q0Q1Q2～Q7 00000000 Q0Q1Q2～Q7 D0D1 D2～D7 Q0Q0Q1～Q6 0 Q0Q1～Q6 1 Q0Q1～Q6 Q0Q0Q1～Q6 Q0Q1Q2～Q7

用74161和74151构成的序列信号发生器

第6章 时序逻辑电路

107

6.28 试设计一个控制两个电动机轮流工作的电路，要求电动机1运转10 s后停止，电动机2开始工作，运

行5 s后停止，电动机1再运行，不断循环；用一个开关S控制电路开始工作。用七段译码器显示运行时间。

答案6.28 将D触发器接成计数状态，先清零，第一个时钟输出1，下一个时钟输出0，循环。计数器74160

计数10个脉冲后，置入数据0101；计数5个脉冲，清零；再计10个数。D触发器的输出控制电机1、2停止工作。

108

第6章 时序逻辑电路

6.29 试用同步二-十进制加/减计数器74190设计一个地下车库存放车辆的控制电路。车库容量为99个车位，

在出口和入口分别有车辆传感器检测车辆出入。有车辆出入，检测器输出+5 V脉冲信号。控制电路可以及时显示停放车辆的数量。

答案6.29 用2选1数据选择器或开关控制两个输入信号，车辆出库计数器减1，车辆入库计数器加1。两片

74190连接成100进制加/减计数器，处于计数状态。计数到99时，第二片74190的进位输出信号报告车库没有空车位。

6.30 试用上升沿触发的D触发器构成异步3位二进制加法计数器，画出逻辑电路图和时序图。 答案6.30

第6章 时序逻辑电路

109

6.31 试用下降沿触发的JK触发器构成4位异步二进制减法计数器，画出逻辑图。 答案6.31

6.32 设计一个串行数据检测器，当输入连续出现3个或3个以上1时，检测输出信号为1，其余情况下的

输出均为0。 答案6.32

解：设初态S0为没有输入1，S1为输入1个1，S2为输入11；S3为输入111；编码S0=00，S1=01，S2=10，

S3=11；设输入为X，输出Y。初始4个状态，化简后3个状态。

110

第6章 时序逻辑电路

完整的状态转换图

n1Q1XQ1XQ0(XQ0)Q1XQ1n1Q0XQ1Q0(XQ1)Q01Q0J1XQ0K1XJ0XQ1D0XQ1Q0K01YXQ1

D1XQ1XQ06.33 试用同步计数器74160设计一个三百六十五进制的计数器。要求各级计数器均为十进制关系。可以附

第6章 时序逻辑电路

加必要的门电路。

答案6.33 可以用置数法或置零法，置数法电路如下

111

6.34 试分析如图6.97所示的逻辑电路，它由4位二进制计数器74LS161和4位二进制比较器74LS85组成，

画出其状态转换图，说明电路的逻辑功能。

答案6.34 模11计数器

6.35 试设计一个12路输出的脉冲分配器，从电路的12个输出端顺序、循环输出与时钟正脉冲等宽的负脉

冲，试用74LS161和4线-16线译码器实现，画出电路逻辑图。 答案6.35

112

第6章 时序逻辑电路

6.36 设计一个字长为5位（包括奇偶校验位）的串行奇偶校验电路，要求每当收到5位码是奇数个1时，

就在最后一个校验位时刻输出1。

答案6.36 设串行输入为D，输出Y，并行输出控制信号为时钟信号CLK的5分频。