CVSD编码实验报告

1、实验目的

1、了解语音信号△M编译码的工作原理 2、验证CVSD编码原理

3、了解CVSD专用大规模集成电路的工作原理，外围电路和一般使用方法。 4、熟悉语音数字化技术的主要指标及测量方法

2、实验仪器

JH5001(Ⅲ)通信原理基础实验箱 函数信号发生器 双踪示波器

3、实验原理

3.1 △M编译码原理

预测编码，就是根据过去的信号样值预测下一个样值，并仅把预测值与当前的样值之差（预测误差）加以量化、编码之后再进行传输的方式。其中，△M增量调制，预测编码中最简单的一种，它是将信号瞬时值与前一个取样时刻的量化值之差进行量化，而且只对这个差值的符号进行编码，而不对差值的大小进行编码。它具有一定的局限性。如果信号的瞬时斜率变化比较大，那么将很容易出现过载。所以又提出了自适应增量编码调制，它可以根据差值的大小自适应的调整量化阶，从而避免过载，尽可能的实现对信号的跟踪。

3.2 CVSD编译码模块

CVSD编译码模块将接口模块1中的模拟信号进行CVSD编码，调制之后经过信道传输，由CVSD译码器收到码元信号并将其译码，转换成模拟信号送至接口模块2输出。电路组成框图如下：

来自接口模块1 U802A 放大器 U801 CVSD编码器 到调制器 来自解调器 U901 CVSD译码器 U902A 放大器 到接口模块2 3.3 CVSD编码器

CVSD编码器即CVSD发送模块，将模拟信号进行CVSD编码，转换为数字信号在信道上进行传输。它主要由编码芯片U801(MC34115)、缓冲放大器U802A、本地译码器、音节滤波器和非线性网络组成。

在该模块中，各测试点定义如下：

1、 TP801：CVSD编码模拟信号输入。开关K801可以选择正常的发送话音信号还

是测试信号。TP801为测试信号输入。 2、 TP802：本地译码器输出（单积分网络）

3、 TP803：本地译码器输出（双积分网络），是本地恢复的原始模拟信号（近似值），

该信号还要与输入信号进行比较。

4、 TP804：编码一致性检测输出。在TP804上可以观测到连码一致性脉冲信号，

R813,R814,C807构成音节滤波器，用于对连码一致性脉冲进行平滑，实现斜率连续可变的自适应增量调制。 5、 TP805：编码输入时钟（32KHz） 6、 TP806：CVSD编码数据输出（32Kbps） 7、 TP807：量化阶距调整

8、 TP808：非线性电路输出。非线性网络由U802B、D801、D802和周围电阻组成，

使在大信号输入时，量化阶自适应的增加，提高CVSD编码器的动态范围。

3.4 CVSD译码器

CVSD译码模块将信号上收到的码字信号进行CVSD译码处理，还原出模拟信号。它主要由U901(MC34115)、U902(TL082)、音节滤波器和非线性网络组成。本地译码器、音节滤波器和非线性网络的组成与编码器相同，其功能可参见编码器。

在该模块中，各测试点定义如下： 1、 TP901：译码数据输入（32Kbps） 2、 TP902：译码输入时钟（32KHz） 3、 TP903：译码一致性检测输出 4、 TP904：译码器输出

5、 TP905：CVSD译码模拟信号输出

4、实验过程

4.1 CVSD编码器

4.1.1 发送时钟和CVSD编码数据测量

将输入信号调整为test输入，并用示波器产生一个频率为1000hz、电平为2VPP的正弦波测试信号送入输入端。用示波器观测输入信号TP801和编码输出数据信号TP806的波形。

如下图所示：

观察输出数据与输入信号的对应关系，可以得出如下定性的结论：当输入信号连续增加时，输出为1，当输出为3个连1后，系统内部会调整量化电平，这时输出就会出现一个低电平，但随后可能还会连续出现若干个高电平与一个低电平的情况，这说明量化阶电平在根据输入信号的斜率不断的调整。当信号出现负斜率时也是如此，不再赘述。

将测试信号频率固定在1000hz，调整测试信号电平，观察编码输出连码数据输入信号电平变化的对应关系：下图为输入信号为2.5VPP时的对应波形：

可以看出，在信号负斜率处，最大出现了188us也就是6个28us（对应于32KHZ），说明此处出现了6个连续的低电平。分析原因为信号下降的斜率过大，以至于量化阶电平调整了一次（此处为增大量化阶电平）之后测试信号仍然大于信号值，所以不断的输出负电平。通过不断的增加输入信号幅值，可以看出连码的位数逐渐增加。

将测试信号电平固定在2VPP，调整测试信号频率，观察编码输出连码数据随输入信号频率变化的对应关系。可以猜想，频率越高，单位时间内信号变化的斜率越大，出现连码的可能性就越大。用示波器观测对应波形如下所示：

左上角为输入为1KHz的情况，可以看出连0出现了156us，对应4个连0.

右上角为输入为2KHz的情况，连1出现了184us，对应5个连1.正好对应上文的猜想。 下面两图分别为输入为3KHz和4KHz的情况，对比输入信号和输出编码信号，可以看出二者包络已经近似一致，说明量化电平已经完全不能与输入信号斜率同步变化。

4.1.2 一致性脉冲检测

用示波器同时观测输入信号端口TP801和一致性脉冲（三连码检测）输出TP804波形。一致性脉冲低电平有效。分析一致性脉冲与输入模拟信号斜率的关系。波形如下：

因为一致性脉冲低电平有效，所以CH2出现低电平的地方对应于出现连码的位置，也就

是对应于连续上升或连续下降的位置。

将测试信号频率固定在1000hz，调整测试信号电平，观察一致性脉冲随输入信号电平变化的相互关系：

上左、上右、下左、下右输入信号电压分别为2VPP,4VPP,6VPP,8VPP。观察对应的一致性脉冲，可以看出低电平出现概率大致相等，不随输入信号幅度的变化而变化。

将测试信号电平固定在2VPP，调整测试信号频率，观察一致性脉冲随输入信号频率变化的相互关系：

可以看出，随着输入信号的频率逐渐增大，一致性检测脉冲的低电平逐渐规律化，对于3KHz信号来讲，低电平主要指示了连续变大或变小的区域，而高电平则对应于缓慢变化的部分。这一点又一次说明了编码的优劣受输入信号频率的影响。

4.1.3 CVSD量化阶电平调整观测

用示波器同时观测输入信号TP801和量化阶电平调整信号TP807的波形，观察量化阶随TP801电平变化情况。分析量化电平与输入模拟信号斜率的关系。

1、增加输入模拟正弦波信号的峰峰值， 保持信号频率固定在1000Hz。观察量化阶电平随输入信号电平变化的相互关系。 输入电平/V 1 量化阶/V 2 3 3.72 4 3.17 5 2.56 6 2.56 7 2.56 8 2.56 4.62 4.16

上图左为输入信号1VPP时，对应的量化阶电平为4.62V。上图右为输入信号8VPP时，对应的量化阶电平为2.56V。

可以看出随着输入信号幅度的增加，输出量化阶电平逐渐降低。从最初的4.62V逐渐降低到最后的2.56V并保持不再下降。

2、将测试信号电平固定在2Vp-p，调整测试信号频率，观察量化阶电平随输入信号频率变化的相互关系。

输入频率/Hz 量化阶/V 1K 4.12 2K 3.13 3K 2.56

可以看出，随着输入信号频率的增加，在信号幅度不变的情况下，量化阶电平逐渐降低，

并且2.59KHz是临界频率，所有大于此频率的信号对应量化阶电平均为2.56V。 4.1.4 CVSD本地译码器信号观测

用示波器同时观测输入信号TP801和本地译码输出信号TP803的波形，观察本地译码输出信号跟踪输入信号的情况。TP803为二次积分输出，波形近似于输入信号波形。

1、将测试信号频率固定在1000Hz，缓慢增加测试信号电平，观察本地译码输出信号跟踪输入信号的跟踪和过载情况。

在输入信号幅度较小的时候，输出波形由一段一段组成，如上图左，输入信号幅度为4VPP。在输入大于4.1V以后，随着输入信号幅度增加，输出波形开始出现过载。如上图右，输入信号幅度为5V，输出信号已经没有了一段一段的波形，而是类似于长直线。这时候就说明出现了过载。

2、将测试信号电平固定在2Vp-p，调整测试信号频率，观察本地译码输出信号跟踪输入信号的跟踪和过载情况。

跟踪波形如下图所示：

下图左上为输入信号1KHz，可以实现完美的跟踪。

下图右上为输入信号2KHz，已经开始出现了略微的直线趋势。

下图左下为输入信号3KHz，直线趋势越来越明显，变化基本与信号一致。

下图右下为输入信号4KHz，完全为直线，说明已经完全不能跟踪并保持输入信号的特性，出现了过载。

4.2 CVSD译码器

4.2.1 CVSD译码模块输出信号观测

1、将发送端CVSD编码数据和发送始终送入到CVSD译码器，用示波器观测编码输入信号（TP801）与解码输出信号（TP905）的波形。

调幅

上图1为编码输入信号为1KHz，2VPP，可以看出输出信号除了有略微的相移之外，信号没有失真也没有衰减。

频率保持不变，随着输入信号电平的增加，在信号电平达到3.1V之前，输出始终是只有相移而无衰减和失真。

当输入信号电平大于3.1V之后，先是下端波形出现了截止，如上图2，后来，当输入信号为5V时，输出波形的上下两端都出现了截止，如上图3。

调频：保持输入信号幅度为2V，调整信号频率

上图1为输入信号1KHz，信号能够完整的恢复。

上图2为输入信号2KHz，信号出现略微的失真，并且在示波器上观测时信号不停的抖动。做FFT观察其频谱分量，可以看出2KHz对应增益为3.05dB。

上图3为输入信号3KHz，信号出现了严重的失真，频率分量丰富。做FFT看出，其中3KHz对应-3.35dB。

4.2.2 接收端一致性脉冲观测。

方法同CVSD编码器实验。一致性脉冲低电平有效。 首先，保持输入信号频率不变，增加输入信号幅度。

左上为输入信号幅度2VPP，出现低电平的地方说明出现了连码。

右上为输入信号幅度3VPP，左下为输入信号幅度5VPP，可见随着输入信号幅度的增加，

出现连码的情况越多。

右下为输入信号幅度6VPP，一致性脉冲已经开始周期化，并且每个周期内有很大比例是低电平，刚好对应于输入信号连续增加或降低的部分，这也从另一个角度证明了出现了过载。

其次，保持输入信号幅度不变为2VPP，改变输入信号频率。

上图1为输入频率为2KHz，在输入信号连续增或减的时候出现了些许一致性脉冲低电平。

上图2为输入频率为4KHz，易看出一致性脉冲已经周期化，并且与输入信号相对应。 上图3为输入频率为7KHz，连续的长时间出现高电平，说明译码电路已经混乱。 4.3系统性能指标测量 1、频率特性测量

输入一个电平为2Vp-p的正弦波测试信号送入信号测试端口TP002和TP001（地）。用示波器（或电平表）测量输出信号端口（TP905）的电平。改变函数信号发生器输出频率，用点频法测量。测量频率范围：250Hz～4000Hz。输入信号幅度3.92VPP。 输入频率/Hz 250 输出幅度/V 3.92 500 3.92 1000 4.32 1500 4.64 2000 4.16 其他 失真 可以看出，在250~2000Hz的时候信号能够较好的编译码，并且在1500Hz处，输出信号幅度达到了最大值。频率大于2000Hz之后信号就出现了失真。

2、信道增益测量

用信号源模块产生一个频率为1000Hz、电平为2Vp-p的正弦波测试信号送入信号测试端口TP002。用示波器（或电平表）测量输出信号端口（TP905）的电平。将收发电平的倍数（增益）换算为dB表示。输入幅度2V PP，输出2.16V，放大增益为1.08倍~0.334dB。

5、实验数据及分析

1、CVSD编译器系统由哪些部分组成？各部分的作用是什么？

CVSD编码器主要由编码集成电路、运放、本地译码器、音节滤波器和非线性网络组成。 其中，运放的作用是将输入信号调整到需要的范围再进行信号处理；本地译码器是通过R806、R807、R808、C805和C804组成的积分网络完成本地译码；R813、R814和C806构成

音节滤波器，用于对连码一致性脉冲进行平滑；U802B、D801、D802和周围电阻组成非线性网络，使得在大信号输入时，量化阶自适应的增加，实现斜率连续可变的自适应增量调制。 2、CVSD与△M相比性能有哪些提高？

△M是将信号瞬时值与前一个取样时刻的量化值之差进行量化，而且只对这个差值的符号进行编码，而不对差值的大小编码。它存在一个过载限制，那就是如果信号的斜率大

于了，调制器将跟踪不上信号的变化，出现过载。

而CVSD在一定程度上缓解了这种过载情况的出现。它能自动检测增量并且自适应的调整量化阶电平（通过一致性检测实现），尽量使得调制器能够跟得上信号的变化。 3、根据实验结果，阐述可变斜率的调整过程。

起初，系统设定一个默认的量化阶电平。如果信号增加，那么对应编码位为1，如果信号连续增加使得编码为连续出现了3个1，那么系统通过一致性脉冲检测到这种情况之后，自动的增加量化阶电平，争取信号的增加在量化阶电平的范围之内。如果之后信号的增加小于了量化阶电平，那么对应的编码输出为0，如果信号的增加仍然大于量化阶电平，那么对应编码输入仍为1，系统仍要增加量化阶电平，直到信号的增加小于量化阶电平为止。如果信号变化的频率足够快，系统可能会跟踪不上信号的变化，使得输出编码会出现连续的1或连续的0，甚至出现拖尾，即与原来的信号出现了时间上的延迟。信号连续减小对应调整过程也是如此，此处不再赘述。