基于VLSI的代码变换器的设计分析

２０１０年５月　中央民族大学学报（自然科学版）　Ｍａｙ，２０１０　第ｌ９卷第２期　Ｊｏｕｒｎａｌ　ｏｆ　ＭＵＣ（Ｎａｔｕｒａｌ　Ｓｃｉｅｎｃｅｓ　Ｅｄｉｔｉｏｎ）　Ｖｏ１．１９　ＮＯ．２　基于ＶＬＳＩ的代码变换器的设计分析　高宁宁　（中央民族大学信息工程学院，北京１０００８１）　摘　要：　通过对二进制码转换为８４２１　ＢＣＤ码的代码变换器的设计与分析，以及对分析出的代码产生器进行　的一系列实验验证，获得基于大规模集成电路的变换器的设计解决方案．　关键词：代码变换器；代码产生器；逻辑阵列　中图分类号：Ｎ３３　文献标识码：Ａ　文章编号：１００５—８０３６（２０１０）０２－００４３－０６　１　前　言　信息在数字系统中以代码表示．在众多代码中，二进制码（又称机器码）和８４２１ＢＣＤ码（又称十进　制码）因计算机与人类社会的密切关系，显得十分重要．两套码制的转换经常发生．　代码变换器是指将一种代码转换为另一种代码的电路．计算机处理完数据后，经常要将结果展示　给用户，需要将机器码转换为人们习惯的十进制码．表１为部分二进制码与８４２１ＢＤＣ码的对照表　表１　部分二进制码与８４２１ＢＣＤ码对照表　Ｔａｂ．１　Ｃｏｎｔｒａｓｔ　Ｔａｂｌｅ　ｏｎ　Ｐａｎ　ｏｆ　Ｂｉｎａｒｙ　Ｃｏｄｅ　ａｎｄ　８４２１　ＢＣＤ　Ｃｏｄｅ　从表１中可见：序号在０～９时，两套码制的０－１串表示完全一样，序号１０时，十进制８４２１　ＢＣＤ码有　进位：１　００００，十六进制的二进制码为：１０１０．由于进制不同，使得从序号１０以后，两套码制的０－１串表　收稿日期：２００９—１１—２９　作者简介：高宁宁（１９５９一），女（汉族），黑龙江哈尔滨人，中央民族大学信息工程学院讲师．研究方向：计算机应用　技术与数据库技术．　中央民族大学学报（自然科学版）　第ｌ９卷　示完全不同．除了个位具有相同的０～１变换以外，两套码制似乎没有共同规律可循．这对代码变换器　的设计与实现不利．　首先是位数扩展规律性不强，对四位变换器扩展后论证其合理性较为困难，其次，如果直接设计，较　有实际意义的是８位、１６位、３２位、６４位等等，位数较多即是一个多变量的系统，由此引出一个庞大的　真值表，书写困难，容易出错．　多变量系统的设计通常是采用存储器件或可编程器件…．图１为用ＲＯＭ点阵图实现的输入为五　位二进制码输出为六位８４２１ＢＣＤ码的代码变换器，可以将表１的０～３１序号所对应的二进制代码变换　为８４２１ＢＣＤ代码．　＾　ｌ　【３　＾　ｆ５　【７　Ｉ９　Ｍ　ｌｌ　Ｍ　ｌ３　Ｍ　ｌ５　Ｍ　ｌ７　Ｍ　ｌ９　Ｍ　１ｌ　Ｍ　２３　Ｍ　５　Ｍ　１７　Ｍ　２９　Ｍ　３１　Ｍ　Ｏ　ｆ２　１，４　～　６　＾　ｌ８　ＭＩＯ　Ｍ　Ｉ２　Ｍ　１４　Ｍ　ｌ６　Ｍ　ｌ８　～　２０　Ｍ　２２　Ｍ　２４　１６　Ｍ　２８　Ｍ　；０　Ａ４　Ｊ　Ｊ　卜　Ａ３　与　卜　逻　Ａ２　ｌ　，一　辑　阵　卜Ｌ　列　Ａ１　Ｌ　一　￡　ＡＯ　］厂　或　逻　辑　阵　列　图１　ＲＯＭ阵列实现的变换器　Ｆｉｇ．Ｉ　Ｃｏｎｖｅｒｔｏｒ　Ｉｍｐｌｅｍｅｎｔｅｄ　Ｏ１３　ＲＯＭ　Ａｒｒａｙ　／　２　变换器的分析设计　以存储器件为例，多变量系统的设计问题可以转化为字线Ｍｉ（ｉ＝０，１，２，…）和位线Ｙｊ（ｊ＝０，１，　２，…）的确定，即字线由二进制代码产生器确定（图２），位线由８４２１　ＢＣＤ代码产生器确定（图３）．　在图２的二进制代码产生器中用低电平清零，由手动单脉冲为１６３计数器提供时钟脉冲．当左片　１６３（低四位）计满后，通过７４ＬＳ２０将进位信号发给右片１６３（高四位）的使能端，使其工作．表２为实验　记录表，Ｌｐ（Ｐ＝０，１，…，７）为输出指示灯，灯亮记为１，不亮记为０．　表２的前５列（Ｌ０～Ｌ４）相当于五位二进制代码变换器列表，表中每一行与图１中与逻辑阵列的字　线（Ｍ０～Ｍ３１）相同．　图３中的８４２１ＢＣＤ代码产生器是用高电平清零的，４５１８含有两个ＢＣＤ加法计数器，均由手动脉冲　提供时钟源．每当第一个计数器计满时，输出进位脉冲信号１００１，通过ＬＳ０８传至第二个计数器的使能　端２ＥＮ，使其计数．第一个计数器的输出为个位８４２１ＢＣＤ代码（Ｑ３～Ｑ０），第二个计数器的输出为十　位８４２１ＢＣＤ代码（Ｑ７～Ｑ４）．　表３为图３的实验记录表，输出指示灯（Ｑｏ～Ｑ７）亮为１、不亮为０；４５１８芯片中低四位输出端　（１Ｑ３～１ＱＯ）与个位数码管（Ｄ～Ａ）相连，高四位输出端（２Ｑ３～２Ｑ０）则与十位数码管（Ｄ～Ａ）相互　连接．表３中的前六列（Ｑ５～Ｑ０）相当于六位８４２１ＢＣＤ代码变换器列表，与图１中或逻辑阵列的位线　（Ｙ５～Ｙ０）相对应．　第２期　高宁宁：基于ＶＬＳＩ的代码变换器的设计分析　４５　０●２　３　４　５　６　７　８　９　ｍ¨　Ｏ　ｌ　Ｏ　ｌ　Ｏ　１　Ｏ　ｌ　０　ｌ　０　ｌ　Ｏ　０　Ｏ　ｌ　ｌ　０　Ｏ　１　１　Ｏ　Ｏ　１　ｌ　Ｏ　０　Ｏ　Ｏ　Ｏ　ｌ　１　ｌ　１　０　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　０　Ｏ　Ｏ　ｌ　ｌ　图２二进制代码产生器　图３　８４２１ＢＣＤ代码产生器　Ｆｉｇ．２　Ｂｉｎａｒｙ　Ｃｏｄｅ　Ｇｅｎｅｒａｔｏｒ　Ｆｉｇ．３　８４２　１　ＢＣＤ　Ｃｏｄｅ　Ｇｅｎｅｒａｔｏｒ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　０　０　Ｏ　Ｏ　Ｏ　表２二进制代码产生器实验记录　Ｔａｂ．２　Ｅｘｐｅｒｉｍｅｎｔａｌ　Ｒｅｃｏｒｄｓ　ｏｆ　Ｂｉｎａｒｙ　Ｃｏｄｅ　Ｇｅｎｅｒａｔｏｒ　Ｏ　０　０　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　０　Ｏ　Ｏ　０　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　０　Ｏ　Ｏ　０　Ｏ　Ｏ　Ｏ　ｌ　Ｏ　Ｏ　０　０　０　ｌ　ｌ　ｌ　Ｏ　０　Ｏ　Ｏ　Ｏ　ＯＯ　０４６　中央民族大学学报（自然科学版）　第１９卷　单脉冲序号　Ｎｏ．　Ｑ０　Ｑ１　Ｑ２　Ｑ３　输出部分　Ｑ４　Ｑ５　Ｑ６　Ｑ７　个位　十位　第２期　高宁宁：基于ＶＬＳＩ的代码变换器的设计分析　４７　图４　同源脉冲下的两套代码产生电路　Ｆｉｇ．４　Ｔｗｏ　Ｃｏｄｅ　Ｇｅｎｅｒａｔｉｎｇ　Ｃｉｒｃｕｉｔｓ　Ｄｒｉｖｅｎ　ｂｙ　ｔｈｅ　Ｓａｍｅ　Ｐｕｌｓｅ　Ｓｏｕｒｃｅ　表４　两套代码产生电路实验记录　Ｔａｂ．４　Ｅｘｐｅｒｉｍｅｎｔａｌ　Ｒｅｃｏｒｄｓ　ｏｆ　Ｔｗｏ　Ｃｏｄｅ　Ｇｅｎｅｒａｔｉｎｇ　Ｃｉｒｃｕｉｔｓ　４８　中央民族大学学报（自然科学版）　第ｌ９卷　图４是五位二进制代码产生器与六位８４２１ＢＣＤ代码产生器（因显示灯有限，仅有数码显示输出）在　同源手动单脉冲的作用下的、两套代码产生电路图．　表４是二进制码和８４２１ＢＣＤ码产生电路的实验记录．　统一清零后，两套代码均对同源时钟进行了正确的计数描述，如表４所示．用存储器实现代码转换　器的位线烧结信号由８４２１ＢＣＤ代码产生器的串行输出端口产生．　３　结束语　实际的代码变换器是一个多变量系统，应由大规模集成电路设计实现．如前所述，变换器的输入部　分为二进制码，输出部分为８４２１ＢＣＤ码，它们的变换没有明显的规律可循，不利于基于四位代码变换器　的扩展应用，也不利于８位、１６位等多位代码变换器的直接设计．　由于代码变换电路的特殊性：即输入为待变码，输出为应变码；在ＶＬＳＩ上实现为：与阵列的输人为　待变码，或阵列的输出为应变码；问题就由代码变换电路的设计转为代码产生器的设计；又因为与阵列　为地址码的最小项，可以作为二进制代码产生器，故将二进制代码转换为８４２１ＢＣＤ码的代码变换器的　设计，最终归结为基于ＶＬＳＩ的８４２１ＢＣＤ代码产生器的设计．　参考文献：　［１］徐龙，邓磊，彭小明，等．ＡＶＳ熵编码器的ＶＬＳＩ设计［Ｊ］．计算机研究与发展，２００９，４６（５）：８８１～８８８　［２］　阎石．数字电子技术基础（第五版）［Ｍ］．北京：高等教育出版社，２００６．　［３］　姜学庸，赵九捷，赵一群．数字电子技术［Ｍ］．天津：天津大学出版社，１９９４．　Ｄｅｓｉｇｎ　ａｎｄ　Ａｎａｌｙｓｉｓ　ｏｎ　Ｃｏｄｅ　Ｃｏｎｖｅｒｔｏｒｓ　Ｂａｓｅｄ　ｏｎ　ＶＬＳＩ　ＧＡＯ　Ｎｉｎｇ—Ｎｉｎｇ　，　（Ｉｎｆｏｒｍａｔｉｏｎ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｃｏｌｌｅｇｅ，Ｃｅｎｔｒａｌ　Ｕｎｉｖｅｒｓｉｔｙ加ｒ　Ｎａｔｉｏｎａｌｉｔｉｅｓ，Ｂｅｉｊｉｎｇ　１０００８１，Ｃｈｉｔｎｉ）　Ａｂｓｔｒａｃｔ：Ｔｈｒｏｕｇｈ　ｄｅｓｉｇｎｉｎｇ　ａｎｄ　ａｎａｌｙｚｉｎｇ　ａ　ｃｏｄｅ　ｃｏｎｖｅｙｏｒ　ｗｈｉｃｈ　ｃａｎ　ｅｘｃｈａｎｇｅ　ａ　ｂｉｎａｒｙ　ｃｏｄｅ　ｉｎｔｏ　ａ　８４２１　ＢＣＤ　ｃｏｄｅ，ａｓ　ｗｅｌｌ　ａｓ　ａ　ｓｅｒｉｅｓ　ｅｘｐｅｒｉｍｅｎｔｓ　ｏｎ　ｇｅｎｅｒａｔｏｒｓ，ａ　ｄｅｓｉｇｎｅｄ　ｓｏｌｕｔｉｏｎ　ｂａｓｅｄ　ｏｎ　ＶＬＳＩ　ｉｓ　ｇａｉｎｅｄ．　Ｋｅｙ　ｗｏｒｄｓ：ｃｏｄｅ　ｃｏｎｖｅｒｔｏｒ；ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ；ｌｏｇｉｃ　ａｒｒａｙ　［责任编辑：关紫烽］